《飞思卡尔单片机功能模块介绍》由会员分享,可在线阅读,更多相关《飞思卡尔单片机功能模块介绍(95页珍藏版)》请在金锄头文库上搜索。
1、第六讲 MC9S12单片机 I/O接口和功能模块,本讲内容简介,1、通用I/O接口模块 2、模数转换A/D模块 3、脉冲宽度调制PWM模块 4、增强型定时器ECT模块 5、同步外设接口SPI模块 6、串行通信接口SCI模块,每个模块对应的技术文档,I/O口模块S12MEBIV3.PDF S12DTB128PIMV2.PDF 串行通信模块S12SCIV2.PDF S12SPIV4.PDF S12IICV2.PDF ECT 模块S12ECT16B8CV1.PDF A/D模块S12ATD10B8CV2.PDF PWM模块S12PWM8B8CV1.PDF MSCAN模块S12MSCANV2.PDF,1
2、、通用I/O接口,MC9S12DG128B单片机I/O口 PORTA 连接按键 PORTB 连接发光二极管 PORTE 特殊功能 PORTJ 中断输入,没有PJ0-PJ5 PORTP 中断输入,没有PP6 PORTM 没有PM6-PM7 PORTT PORTS 没有PS4-PS7 PORTAD 只能输入,1、通用I/O接口,I/O口作为输入使用 设置方向寄存器(DDRx)为输入(0X00) 随时读取I/O口的数据寄存器(PORTx) I/O口作为输出使用 设置方向寄存器(DDRx)为输出(0XFF) 设置驱动能力寄存器(非必须) 拉电阻选择(非必须) 随时写入I/O口数据寄存器(PORTx),
3、1、通用I/O接口,I/O口作为外部中断接收使用 开系统中断(CLI) 设置方向寄存器为输入 设置中断有效边沿(上升沿、下降沿) 使能中断 编写相关的中断服务程序 有效边沿到来时,会自动进入中断服务程序,1、通用I/O接口,例一 设计一个C语言程序,使教学板上发光二极管 显示花等效果 显示循环流水灯效果 见exp12,1、通用I/O接口,例二 使用PORTJ中断口功能的例子,本例的原理是:设置A口为输出口,PTA的第6脚跟PTJ的第6脚硬件相连,PTB输出,用来控制8个LED灯,PTJ开中断,并且设置为上升沿触发。首先PTA初始化为0,PTB为0xFF,此时等灭。在大循环冲设置PTA第6位为高
4、电平,产生中断,灯低4个亮,高4个不亮。使用单步运行查看效果。 见exp13。,2、模数转换ATD模块,A/D转换的基本概念 模数转换定义:将时间连续、幅值也连续的模拟信号转换为间离散、幅值也离散的数字信号 模数转换精度模数转换精度是指二进制的位数。9S12的AD模块有两种精度可选,分别为8位精度(0255)和10位精度(01023)。 逐次逼近型A/D转换器的原理逐次逼近型A/D 由一个比较器和D/A 转换器通过逐次比较逻辑构成,从MSB 开始,顺序地对每一位将输入电压与内置D/A 转换器输出进行比较,经n 次比较而输出数字值。其电路规模属于中等。,9S12的A/D模块主要特性,8位/10位
5、可选择的转换精度; 速度快,每进行一次10位的转换,仅仅需要7nS; 采样时间可编程; 左对齐/右对齐的数据格式,有符号/无符号的转换结果; 转换完毕可产生中断;使用PAD7外部触发控制。,9S12的A/D模块外部引脚,VRH(60)、VRL(61):A/D 转换模块的参考高电压和参考低电压。实验板上,VRH和VRL分别接VCC和GND。VDDA(59)、VSSA(62):A/D 模块提供电源。实验板上,VDDA接到VCC,VSSA接到GND。AN7/ETRIG/PAD7(58):模拟量输入通道7,通用数字输入端口。它也可以被配置为A/D 转换的外部触发引脚。AN6/PAD6 - AN0/PA
6、D0(51-57):模拟量输入通道6-0,通用数字输入端口。不可以被用作外部触发引脚。PAD0通过50K滑动变阻器接到VCC,调可变电阻可以调试A/D转换。,控制寄存器2ATDCTL2,ADPU:A/D模块的电源管理。1=正常模式,0=低功耗模式。 AFFC:标志位快速清零。1=对转换结果寄存器访问会自动清除标志位,0=正常模式,访问结果寄存器前读状态寄存器1可以清楚转换完成标志CCF。 AWAI:等待时进入低功耗模式。1=进入,0=正常工作。 ETRIGLE、ETRIGP:外部触发的边沿/极性控制。 ETRIGE:上两位的使能位。允许在PAD7输入外部触发信号。1=允许,0=禁止。 ASCI
7、E:A/D队列转换完成中断允许。1=允许,并使标志位ASCIF=1;0=禁止。 ASCIF:A/D 队列转换完成中断标志。,控制寄存器3ATDCTL3,S8C、S4C、S2C、S1C:定义转换队列的长度。默认长度为4。 FIFO:结果寄存器先进先出模式。1=FIFO模式,转换结果是连续存放的;0=非FIFO模式,转换结果放在对应的寄存器中。 FRZ1、FRZ0:背景调试冻结模式允许。这两个控制位就决定了,当遇到断点时,A/D 模块怎样反应。,控制寄存器4ATDCTL4,SRES8:转换精度选择。1=8位精度,0=10位精度。 SMP1、SMP0:采样时间选择。可选择2、4、8、16个A/D时钟
8、周期。 PRS4、PRS3、PRS2、PRS1、PRS0:A/D 时钟分频因子的选择。 A/D时钟的计算公式如右图。 注意,A/D模块的时钟频率要在500KHz和2MHz之间,所以在选择分频因子时一定要注意。,控制寄存器5ATDCTL5,DJM:16位结果寄存器数据的对齐方式。1=右对齐,0=左对齐。 DSGN:结果寄存器中数据有无符号。1=有符号,0=无符号。 SRES8、DJM 和DSGN 三位配合起来使用,决定了结果寄存器中数据的格式,一共有8种情况。 SCAN:连续转换队列的模式。此位定义了A/D 转换是连续进行还是只进行一次。1=连续队列转换;0=单次队列转换。 MULT:当这位为0
9、 时,ATD 的队列控制器只从指定的输入通道进行采样,可以使用ATDCTL5寄存器中的CC、CB 和CA 三位来指定需要采样的模拟量输入通道。当这位为1 时,则对多个的通道进行采样,每次采样的通道数量由S8C、S4C、S2C 和S1C 控制位来指定,第一个采样通道由CC、CB 和CA 控制位来指定,其它采样通道由通道选择码CC、CB 和CA 的增加来决定。 CC、CB、CA:模拟输入通道选择码。和MULT配合使用。,状态寄存器0ATDSTAT0,SCF:队列完成标志。置位条件:当一个队列转换完毕后;如果处在SCAN模式,则每次都置位。清零条件:对此位写一;写ATDCTL5,开始一个新的对列;A
10、FFC=1(标志快速清除)且读结果寄存器。 ETORF:外部触发溢出标志。置位条件:处于边沿触发模式时,如果第一个边沿触发的队列转换正在进行,而这时却检测到了第二个有效的边沿。清零条件:对此位写一;写控制寄存器2、3或4,终止当前队列;写控制寄存器5,开始一个新队列。 FIFOR:FIFO 溢出标志。如果转换完成标志(CCF)在没有被清零时结果寄存器被写入新值(覆盖),则置位。清零条件:对此位写一;写控制寄存器5,开始一个新队列。1=有FIFO溢出,0=无FIFO溢出。 CC2、CC1、CC0:转换计数器。代表了哪个结果寄存器将要接收当前转换的结果。非FIFO 模式(FIFO=0),这3 位的
11、初始值为0,计数完成后又会回到初始值。FIFO 模式(FIFO=1),转换计数器处于循环计数状态。,状态寄存器1ATDSTAT1,CCFx: x通道的转换完成标志。1=完成队列中的第x 个转换,结果存储在ATDDRx 寄存器中;0=转换未完成。 清零条件:写控制寄存器5,开始一个新队列;AFFC=1,对结果寄存器访问;AFFC=0,首先读状态寄存器1,然后访问结果寄存器。,输入允许寄存器-ATDDIEN,IENx:通道x 输入数字允许。这8个控制位控制了从模拟量输入端口到数据寄存器的数字输入缓冲区。1=缓冲区有效;0=无效。当端口作为模拟量输入端口时,也可以打开数字缓冲区,但是会增加功耗。,数
12、字输入寄存器PORTAD,PTADx:A/D 模块的第x 个通道(ANx)的数字输入。当对应通道的数字输入允许时,此位返回了相应引脚上的电平逻辑值。 注意,引脚上的电平必须和VRH或VRL匹配,否则将返回一个不确定的值。 如果响应通道的输入缓冲区无效(IENx=0),读取操作只返回1。 复位后,寄存器值等于$FF。 注意,PORTAD端口模拟量和数字量是可以复用的。当输入模拟量时,会把模拟信号直接送到A/D 转换器;当输入数字量时,会把外部数字信号送到PORTAD 寄存器以供读取。,A/D转换结果寄存器ATDDRx,ATDDR0ATDDR7:07通道的结果寄存器。A/D转换的结果需要从这几个寄
13、存器中读取。每个16位寄存器可以分成2个8位的寄存器来读取,分别为ATDDRxH和ATDDRxL。 注意转换结果在这8个16位寄存器中的存储格式。以10位左、右对齐为例: 左对齐10位数据右对齐10位数据另外还要注意有符号数据和无符号数据的区别。,A/D转换综合举例,使用教学板上电位器调试并观察A/D转换结果。 请见exp14。,3、脉冲宽度调制PWM模块,PWM的基本概念 PWM(Pulse Width Modulate)即脉宽调制,脉宽调制波是一种可用程序来控制波形占空比、周期、相位的波形。它在电动机驱动、D/A 变换等场合有着广泛的应用。周期,占空比,相位。周期指上图中的,占空比为t/
14、,相位指高低电平。,9S12 PWM模块特性,7个周期、占空比可编程的PWM通道 专用的PWM计数器 PWM功能的软件使能和禁止 软件选择脉冲极性 PWM波形输出对齐方式分为左对齐和居中对齐 可以两个通道级联以获得更高的精度 可选择4个时钟源,4个时钟源均为独立的分频设置 紧急关断功能,9S12 PWM模块外部引脚,共7个外部引脚PWM05(4、3、2、1、80、79)PWM7(78),9S12 PWM模块的时钟,四个时钟源CLOCKA、CLOCKB、CLOCKSA、CLOCKSB。 其中CLOCKA(B)可以把总线时钟进行1、2、4、8、16、32、64、128分频。Clock A 的预分频
15、因子通过PWMPRCLK寄存器中的PCKA2、PCKA1 和PCKA0 来选择,Clock B 的预分频因子通过PWMPRCLK 寄存器中的PCKB2、PCKB1 和PCKB0 来选择。,总线时钟,CLOCKA,CLOCKB,CLOCKSA,CLOCKSB,分频,分频,分频,分频,9S12 PWM模块的时钟,,CLOCKSA(SB)从CLOCKA(B)进行分频的比例因子可以为1、2、4、8、16、32、64、128、256,最大可以进行512分频。计算公式为: CLOCKSA(SB)=CLOCKA(B)/2*PRESCALER 通道0、1、4、5可选CLOCKA或CLOCKSA; 通道2、3、
16、6、7可选CLOCKB或CLOCKSB。,9S12 PWM模块的计数器,每个通道的计时器都有一个8 位计数器、一个8位周期寄存器和一个8 位占空比寄存器。输出波形的周期受周期寄存器的控制,当计数器的计数值等于周期寄存器的值时,PWM波周期结束。PWM的波形还跟占空比寄存器、输出极性和对齐方式有关。 PWMCNTx 计数寄存器在PWM 通道工作时也可以被写入,但是暂时产生无效的波形。,9S12 PWM模块的允许控制,PWM的允许位相当于“开关”,可以允许和禁止相应通道的PWM输出。 每个PWM 通道都对应一个允许(PWMEx),只有PWMEx=1 时,对应的通道才输出波形。 计数器计数结束的那一刻,只要PWMEx 为高电平,则会自动开始下一个波形的输出。,9S12 PWM模块的极性控制,每个PWM 通道都对应一个极性设置位,决定了PWM 波的输出首先是高电平还是低电平。 当PPOLx 被置位时,对应的通道首先输出高电平,直到计数器计数到占空比寄存器的值后变为低电平;反之则首先输出低电平,直到计数器计数到占空比寄存器的值后变为高电平。,