数字式电子锁的设计与制作

《数字式电子锁的设计与制作》由会员分享，可在线阅读，更多相关《数字式电子锁的设计与制作（20页珍藏版）》请在金锄头文库上搜索。

1、数字电子技术基础数字电子技术基础课程设计任务书课程设计任务书学生姓名：学生姓名： 专业班级：专业班级： 指导教师：指导教师： 工作单位：工作单位： 题题 目目: : 数字式电子锁的设计与实现数字式电子锁的设计与实现 初始条件：初始条件： 本设计既可以使用集成电路和必要的元器件等， 也可以使用单片机系统构建数字密码电子锁。自行 设计所需工作电源。电路组成原理框图如图 1，数 字密码锁的实际锁体一般由电磁线圈、锁栓、弹簧 和锁柜构成。当线圈有电流时，产生磁力，吸动锁 栓，即可开锁。反之则不开锁。图 1 数字式电子锁原理框图要求完成的主要任务要求完成的主要任务: （包括课程设计工作量及技术要求，以及

2、说明书撰写等具体要求）1、课程设计工作量：1 周。 2、技术要求： 1）课程设计中，锁体用 LED 代替（如“绿灯亮”表示开锁， “红灯亮”表 示闭锁） 。 2）其密码为 4 位二进制代码，密码可以通过密码设定电路自行设定。 3）开锁指令为串行输入码，当开锁密码与存储密码一致时，锁被打开。当开锁密码与存储密码不一致时，可重复进行，若连续三次未将锁打开，电 路则报警并实现自锁。 （报警动作为响 1 分钟，停 10 秒） 4）选择电路方案，完成对确定方案电路的设计。计算电路元件参数与元件 选择、并画出总体电路原理图，阐述基本原理。安装调试设计电路。 3、查阅至少 5 篇参考文献。按武汉理工大学课程

3、设计工作规范要求撰 写设计报告书。全文用 A4 纸打印，图纸应符合绘图规范。时间安排：时间安排：1、 年 月 日，布置课设具体实施计划与课程设计报告格式的要 求说明。 2、 年 月 日至 年 月 日，方案选择和电路设计。 3、 年 月 日至 年 月 日，电路调试和设计说明书撰 写。 4、 年 月 日，上交课程设计成果及报告，同时进行答辩。指导教师签名：指导教师签名： 年年 月月 日日系主任（或责任教师）签名：系主任（或责任教师）签名： 年年 月月 日日数字式电子锁的设计与实现摘要本数字式电子锁设计由 74 芯片构成，由密码输入部分、密码设定部分、开锁部分和报警部分组成。本设计电路简单，并能实现

4、要求中的所有功能。在实际生活中也有运用。关键词：数字式电子锁 74 芯片 目录目录1 绪论.1数字式密码锁简介.12 方案设计.13 芯片介绍.23.1 74ls194.23.2 74ls175.33.3 74ls161.43.4 74ls85.53.5 74ls00.63.6 74ls08.73.7 NE55573.7.1 NE555 引脚图.73.7.2 NE555 相关应用.84 电路设计.104.1 密码输入电路104.2 密码预置电路和开锁电路104.3 报警电路114.4 自锁电路124.5 总电路图135 仿真与调试.145.1 密码预置与输入的仿真145.2 报警电路的仿真15

5、5.3 蜂鸣器工作时间的仿真156 实物图.167 小结与体会.168 参考文献.1711 绪论数字式密码锁简介电子密码锁是一种通过密码输入来控制电路或是芯片工作，从而控制机械开关的闭合，完成开锁、闭锁任务的电子产品。它的种类很多，有简易的电路产品，也有基于芯片的性价比较高的产品。现在有的电子密码锁是以芯片为核心，通过连接电路来实现的，也有的是以单片机为核心以编程来实现的。不管是哪一种，其性能和安全性已大大超过了机械锁。其特点如下：1) 保密性好，编码量多，远远大于弹子锁。随机开锁成功率几乎为零。2) 密码可变，用户可以随时更改密码，防止密码被盗，同时也可以避免因人员的更替而使锁的密级下降。3

6、) 误码输入保护，当输入密码多次错误时，报警系统自动启动。4) 无活动零件，不会磨损，寿命长。5) 使用灵活性好，不像机械锁必须佩带钥匙才能开锁。6) 电子密码锁操作简单易行，一学即会。2 方案设计方案一：由两片 74HC151 八选一数据选择器连接成十六选一数据选择器，数据选择器的通道信号由人工预置，数据选择器的输入端接寄存器的 4 个输出端，从而由数据选择器的输出端判断是否输入的密码和预置的密码相同。方案二：用 74ls85 数据比较器。数据比较器的 A0到 A3连接寄存器的 4 个输出，B0到 B3由人工预置。根据 A0到 A3和 B0到 B3的数值比较输出端来判断输入的密码和预置的密码

7、是否相同。方案一用到了两块 74HC151 芯片，跟方案二相比较，用的芯片较多，方案二较为简洁，故选择方案二。23 芯片介绍3.1 74ls194194 为 4 位双向移位寄存器，其逻辑图如下：图 3.1.1 74ls194 逻辑图引出端符号CLOCK 时钟输入端CLEAR 清除端（低电平有效）AD 并行数据输入端DSL 左移串行数据输入端DSR 右移串行数据输入端S0、S1 工作方式控制端QAQD 输出端当清除端（CLEAR）为低电平时，输出端（QAQD） 均为低电平。当工作方式控制端（S0、S1）均为高电平时，在时钟（CLOCK）上升沿作用下，并行数据（AD）被送入相应的输出端 QAQD。

8、此时串行数据（DSR、DSL）被禁止。 当 S0 为高电平、S1 为低电平时，在 CLOCK 上升沿作用下进行右移操作，数据由 DSR 送入。3当 S0 为低电平、S1 为高电平时，在 CLOCK 上升沿作用下进行左移操作，数据由 DSL 送入。 当 S0 和 S1 均为低电平时，CLOCK 被禁止。只有当 CLOCK 为高电平时 S0和 S1 才可改变。其真值表如下：图 3.1.2 74ls194 真值表3.2 74ls17574ls175 是用维持阻塞触发器组成的 4 位寄存器，其引脚图如下：图 3.2.1 74ls175 引脚图其功能表如下：清零时钟输入输出CPQ0Q1Q2Q3Q0Q1Q

9、2Q3工作模式00000异步清零1Q0Q1Q2Q3Q0Q1Q2Q3数码保存11保持数据保持10保持数据保持4图 3.2.2 74ls175 功能表3.3 74ls16174LS161 是常用的四位二进制可预置的同步加法计数器，他可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能，其引脚图如下：图 3.3.1 74LS161 引脚图管脚图介绍：时钟 CP 和四个数据输入端 P0P3 清零/MR 使能 CEP，CET 置数 PE 数据输出端 Q0Q3 以及进位输出 TC. (TC=Q0Q1Q2Q3CET) 其功能表如下：图 3.3.2 74LS161 功能表从 74LS161

10、 功能表功能表中可以知道，当清零端 CR=“0”，计数器输出Q3、Q2、Q1、Q0 立即为全“0”，这个时候为异步复位功能。当 CR=“1”且5LD=“0”时，在 CP 信号上升沿作用后 74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端 D3，D2，D1，D0 的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计数器加 1。74LS161 还有一个进位输出端 CO，其逻辑关系是 CO= Q0Q1Q2Q3CET。合理应用计数器的清零功能和置数功能，一片 74LS161 可以组成 16 进制以下的任意进制分频器。3.4 74ls

11、8574ls85 为 4 位数值比较器，引脚图如下：图 3.4.1 74ls85 引脚图85 可进行二进制码和 BCD 码的比较，对两个 4 位字的比较结果由三个输出端（FAB，FAB，FAB输出。 将若干 85 级联可比较较长的字，此时低级位的 FAB，FAB，FAB 连接到高位级相应的输入 AB、AB、AB，并使低位级的 AB 为高电平。 引出端符号 A0A3 字 A 输入端 B0B3 字 B 输入端AB AB 级联输入端 AB AB 级联输入端AB AB 级联输入端A 等于 B 输出端 = A 大于 B 输出端 A 小于 B 输出端 其功能表如下：6图 3.4.2 74ls85 功能表3

12、.5 74ls0074ls00 为四组 2 输入端与非门（正逻辑） ，其逻辑图如下：图 3.5.1 74ls00 逻辑图引出端符号： 1A4A，1B4B 输入端 1Y4Y 输出端其真值表如下：输入 A输入 B输出HHLHLHLHHLLH图 3.5.2 74ls00 真值表73.6 74ls0874ls08 为四组 2 输入端与门（正逻辑） ，其逻辑图如下：图 3.6.1 74ls08 逻辑图引出端符号： 1A4A，1B4B 输入端 1Y4Y 输出端其真值表如下：输入 A输入 B输出HHHHLLLHLLLL图 3.6.2 74ls08 真值表3.7 NE5553.7.1 NE555 引脚图图 3

13、.7.1 NE555 引脚图8Pin 1 -地线(或共同接地) ，通常被连接到电路共同接地。Pin 2 -这个脚位是触发 NE555 使其启动它的时间周期。触发信号上缘电压须大于 2/3 VCC，下缘须低于 1/3 VCC 。Pin 3 -当时间周期开始 555 的输出脚位，移至比电源电压少 1.7 伏的高电位。周期的结束输出回到 O 伏左右的低电位。于高电位时的最大输出电流大约 200 mA 。Pin 4 -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。Pin 5 -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下

14、,这输入能用来改变或调整输出频率。Pin 6 - Pin 6 重置锁定并使输出呈低态。当这个接脚的电压从 1/3 VCC 电压以下移至 2/3 VCC 以上时启动这个动作。Pin 7 -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为 ON 时为LOW，对地为低阻抗，当输出为 OFF 时为 HIGH，对地为高阻抗。Pin 8 -这是 555 个计时器 IC 的正电源电压端。供应电压的范围是+4.5 伏特(最小值)至+16 伏特(最大值)。3.7.2 NE555 相关应用3.7.2.1 多谐振荡器电阻 R1、R2 和电容 C1 构成定时电路。定时电容 C1 上的电压 UC 作为高触 发端

15、TH（6 脚）和低触发端 TL（2 脚）的外触发电压。放电端 D（7 脚）接在 R1 和 R2 之间。电压控制端 K（5 脚）不外接控制电压而接入高频干扰旁路电容 C2（0.01uF）。直接复位端 R（4 脚）接高电平，使 NE555 处于非复位状态。 多谐振荡器的放电时间常数分别为 tPH0.693（R1+R2）C1 tPL0.693R2C1 振荡周期 T 和振荡频率 f 分别为 T=tPH+tPL0.693（R1+2R2）C1 f=1/T1/0.693（R1+2R2）C19图 3.7.2.1 多谐振荡器3.7.2.2 单稳态触发器NE555 的高触发端 TH（6 脚）和放电端 D（7 脚）接 RC 定时电路，低触发端 TL（2 脚）外接触发信号。单稳态触发器的定时时间就是输出脉冲的宽度 Tw。Tw1.11R1C1图 3.7.2.2 单稳态触发器3.7.2.3 RS 触