《EDA技术第2章-11 可编程逻辑器件与数字系统的设计》由会员分享，可在线阅读，更多相关《EDA技术第2章-11 可编程逻辑器件与数字系统的设计（71页珍藏版）》请在金锄头文库上搜索。
1、第2章 可编程逻辑器件 与数字系统的设计,第2章 可编程逻辑器件与数字 系统的设计,主要内容 2.1 可编程逻辑器件概述 2.2 Altera系列可编程逻辑器件 2.3基于FPGA/CPLD的数字系统设计基础,2.1 可编程逻辑器件概述,是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。,可编程逻辑器件 （Programmable Logic Device ,PLD）,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,1可编程逻辑器件（PLD）的发展历程 （1）早期可编程逻辑器件 （2）PLD阶段 （3）大规模可编程逻辑器件阶段,（1
2、） 早期可编程逻辑器件: 可编程只读存贮器(PROM) 紫外线可擦除只读存贮器(EPROM) 电可擦除只读存贮器(E2PROM) 特点：只能完成简单的数字逻辑功能。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,（2）PLD阶段稍复杂可编程逻辑器件 PLA(可编程逻辑阵列) PAL(可编程阵列逻辑) GAL(通用阵列逻辑)。 特点：实现速度特性较好的逻辑功能。 但其结构过于简单，故只 适用实现较小规模的电路。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,（3）大规模可编程逻辑器件阶段 20世纪80年代中期，Altera推出类似于PAL结构的扩展型复
3、杂可编程逻辑器件-CPLD Xilinx推出与标准门阵列类似的现场可编程门阵列-FPGA 特点：兼容PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,2可编程逻辑器件（PLD）的分类,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,3可编程逻辑器件（PLD）的基本结构,输入缓冲电路用以产生输入变量的原变量和反变量，并提供足够的驱动能力。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,由多个多输入与门组成，用以产生输入变量的各乘积项。,2.1 可编程逻辑器件概述 2.1.1
4、可编程逻辑器件的发展与应用,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,由多个多输入或门组成，用以产生或项，即将输入的某些乘积项相加。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,由 PLD 结构可知，从输出端可得到输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。,PLD 的输出回路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,简单PLD的内部结构-PROM,下图为最简PROM电路图，右图是左图简化形式。,实现的函数为：,
5、固定连接点 （与）,编程连接点 （或）,简单PLD的内部结构-PROM,0 0 0,0 0 1,0 1 0,1 1 1,连接点编程时，需画一个叉。,全译码,简单PLD的内部结构-PROM,缺点： 与阵列固定，全译码器在输入变量增多时，工作效率低下。 不存在寄存器单元，只能完成组合逻辑电路,简单PLD的内部结构-PROM,改进：或阵列均可编程，利用率提高 新的不足：与或阵列均可编程，造成编程算法的复杂; 依然没有解决的不足：不能实现时序逻辑,简单PLD的内部结构-PLA,对PLA的改进： 1、与阵列可编程，或阵列不可编程，效率提高，算法简单。 2、在逻辑阵列后加入了存储单元电路，能够实现时序逻辑
6、电路。,简单PLD的内部结构-PAL,在工艺上的改进： PROM PLA 采用熔丝型工艺，一次可编程 PAL GAL 采用EEPROM工艺，可多次编程在结构上的改进： 对I/O接口做了改进，实现多种输入/输出逻辑,简单PLD的内部结构-GAL,PLD的结构类型,（1）与固定、或编程：PROM,（2）与或全编程：FPLA,（3）与编程、或固定：PAL、GAL、EPLD、 FPGA,PLD基本结构大致相同，根据与或阵列是否可编程分为三类：,从电路设计者来说，要实现所设计电路的功能，需将设计好的电路“写入”芯片(PLD母片）中，即对PLD进行编程。 4. PLD的编程工艺,如何编程呢？,2.1 可编
7、程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,熔丝(Fuse) 编程技术 熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,熔 丝 结 构,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,反熔丝编程技术 也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接
8、，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,反熔丝结构,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,浮栅型电可写紫外线擦除编程技术这类PLD器件未编程时，各编程连接点皆处于连通状态，编程就是将不需要连接的地方断开。EPROM的擦除的方法是将芯片在一定强度的紫外线照射下持续1520min，达到擦除的目的。可重复擦除上万次。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,浮栅型紫外线擦除熔丝结构,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,浮栅型电可写
9、电擦除编程技术（E2PROM）编程和擦除都是通过在漏极和控制栅极上加入一定幅度和极性的电脉冲来实现，可由用户在“现场”用编程器来完成。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,SRAM编程技术 是FPGA中采用的主要编程工艺之一。通常用一个静态的RAM单元存储通断信号（0,1），再由（0,1电平）去控制通路晶体管或传输门的导通与截止，以实现对电连接关系的编程。采用这种技术的如Xilinx公司的XC2000，XC3000，XC4000，XC5000；Altera公司的FLEX8000，FLEXl0K、ACEX1K等系列；,2.1 可编程逻辑器件概述 2.1.1 可编程
10、逻辑器件的发展与应用,SRAM型的FPGA是易失性的，断电后其内部编程数据（构造代码）将丢失，需在外部配接ROM存放FPGA的编程数据。,2.1 可编程逻辑器件概述 2.1.1 可编程逻辑器件的发展与应用,2.1.2 复杂可编程逻辑器件 （CPLD）的基本原理,可编程逻辑器件所包含的门数大于PAL22V10所包含的门数，就被认为是复杂PLD，这里所谓的“门”是等效门（Equivalent Gate），每个门相当于4只晶体管。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理,可编程I/O控制模块（IOC）,可编程内部连线（PIA）,可编程逻辑宏单元（LMC）,2.1.2 复杂可编程逻辑器件
11、（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,可编程逻辑宏单元（Logic Macro Cell，LMC）内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,与或阵列结构图,可编程逻辑宏单元（LMC）的特点： （1）乘积项共享 （2）多触发器结构 （3）异步时钟,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,（1）乘积项共享结构 在CPLD的宏单元中，如果输出表达式的与项较多，对应的或门输入端不够用时，可以借助
12、可编程开关将同一单元（或其他单元）中的其他或门与之联合起来使用，或者在每个宏单元中提供未使用的乘积项给其他宏单元使用。 下图以MAX7000 为例说明宏单元结构,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,基于乘积项的PLD内部结构,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,宏单元结构,（2）多触发器结构早期PLD的每个OLMC只有一个触发器，而CPLD的宏单元内通常含两个或两个以上的触发器，其中只有一个触发器与输出端
13、相连，其余触发器的输出不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，从而与其他触发器一起构成较复杂的时序电路。这些不与输出端相连的内部触发器就称为“隐埋”触发器。这种结构可以不增加引脚数目，而增加其内部资源。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,（3）异步时钟早期可编程器件只能实现同步时序电路，在CPLD器件中各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以通过数据选择器或时钟网络进行选择。此外，OLMC内触发器的异步清零和异步置位也可以用乘积项进行控制，因而使用更加灵活。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理
14、 1可编程逻辑阵列宏单元（LMC）,LMC特点： 通过与、或阵列及乘积项扩展实现了多输入、多输出、功能强大的组合电路；再通过各类触发器、不同的时钟信号实现同步或异步的时序电路。 内部信号到I/O引脚的接口部分。每个I/O引脚可单独配置为输入、输出、输入输出双向工作方式。 注：PLD内部只有少数几个专用输入端口，大部分为I/O端口。,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列宏单元（LMC）,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 2可编程I/O单元（IOC）,在逻辑宏单元之间相互沟通的互连结构通常称为总线。它们是一条条制作在芯片中各逻辑单元之间的金属连
15、线，各单元的的输入输出端都挂在总线上，实现信息传输。 CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性,2.1.2 复杂可编程逻辑器件（CPLD）的基本原理 3可编程内部连线（PIA）,2.1.3 现场可编程门阵列 （FPGA）的基本原理,FPGA是一种高密度的可编程逻辑器件,自从Xilinx公司1985年推出第一片FPGA以来,FPGA的集成密度和性能提高很快,其集成密度最高达1000万门/片以上,系统性能可达300MHz。由于FPGA器件集成度高,方便易用,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用。,2.1.3 现场可编程门阵列 （FPGA）的基本原理,FPGA（Fild Programmable Gate Arrey ），与前面所介绍的阵列型PLD的基本结构相似，主要由逻辑块、输入/输出模块、可编程互连资源及SRAM结构的配置存储单元构成。,2.1.3 现场可编程门阵列（FPGA）的基本原理 FPGA的优势,迅速应用最新的协议与规格 可以在产品开发的任何阶段修改设计（甚至在最终阶段） 开发人员可以调用丰富的IP，集中精力在开发创新技术上 应用众多可靠的功能，从而缩短设计时间 降低功耗以及空间的占用量 通过使用各种自动化工具，使时序分析等复杂的设计验证更准确，更容易 通过广大的客户群，获取丰富的专业知识与技术支持,
