基于arm的lcd驱动课程设计

《基于arm的lcd驱动课程设计》由会员分享，可在线阅读，更多相关《基于arm的lcd驱动课程设计（29页珍藏版）》请在金锄头文库上搜索。

1、ARM 课程设计 LCD 驱动设计 2014 年 6 月 2030 日 一、 设计的目的 1、 学会设计 C 语言来实现 LCD 的驱动 2、 学会使用 PC 机的仿真、实现功能 二、 设计所用的设备 硬件：PC 机 EasyARM2200 开发板 软件：Windows98/XP/2000 系统，ADS 1.2 集成开发环境 三、设计原理 学习 ARM 设计 C 语言程序来实现 LCD 的驱动，使 LCD 运转。 四、 ARM 的介绍 ARM 体系结构是业界领先的微处理器体系结构，为系 统和软件工程师提供了开发低能耗、高性能消费类和工业产 品的硅验证解决方案。这些终端产品涵盖了从汽车和工业监

2、视器到家庭娱乐和移动设备的各个领域。ARM 完整产品线 包括微控制器、微处理器、图形处理器、实现软件、单元库、 嵌入式内存、高速连接产品、外设以及开发工具。借助于完 善的设计服务、培训、支持和维护以及公司的庞大合作伙伴 社区，我们提供了一个全面的系统解决方案，为主要电子设 备公司提供一条快速可靠的途径将产品推向市场。ARM 是 32 位嵌入式微处理器的行业领先提供商，已推出各种各样 基于通用体系结构的处理器，这些处理器具有高性能和行业 领先的功效，而且系统成本也有所降低。 五、s3c2410 处理器介绍 S3C2410 微处理器是一款由 Samsung 公司为手持设备设 计的低功耗、高度集成的

3、基于 ARM920T 核的微处理器。为 了降低系统总成本和减少外围器件，这款芯片中还集成了下 列部件：16KB 指令 Cache、16KB 数据 CacheMMU、外部 存储器控制器、LCD 控制器(STN 和 TFT)、NAND Flash 控 制器、4 个 DMA 通道、3 个 UART 通道、1 个 I2C 总线控 制器、1 个 I2S 总线控制器，以及 4 个 PWM 定时器和一个 内部定时器、通用 I/O 口、实时时钟、8 通道 10 位 ADC 和 触摸屏接口、USB 主、USB 从、SD/MMC 卡接口等。现在 它广泛应用于 PDA(Personal Digital Assist

4、ant，个人数码助理， 一般指掌上电脑)、移动通讯、路由器、工业控制等领域， 其内部结构如图 1 所示。为了提高系统运行速度，减少能量损失，ARM920T 核微处理器把片上器件按器件工作频率，使用频度分成三个 模块，各个模块通过各自总线连接，模块之间采用一种叫总 线桥的结构过度。下面简单介绍一下各总线特点。 图 1 s3c2410 芯片内部结构 AMBA、AHB、APB 总线特点 AHB 总线上最多可以有 16 个主模块和任意多个从模块，如果主 模块数目大于 16，则需再加一层结构(具体参阅 ARM 公司推出的 Multi-layer AHB 规范)。APB 桥既是 APB 总线上唯一的主模块

5、，也 是 AHB 系统总线上的从模块。其主要功能是锁存来自 AHB 系统总线 的地址、数据和控制信号，并提供二级译码以产生 APB 外围设备的 选择信号，从而实现 AHB 协议到 APB 协议的转换。 AHB 主要用于高性能模块(如 CPU、DMA 和 DSP 等)之间的连接， 作为 SoC 的片上系统总线，它包括以下一些特性：单个时钟边沿操 作；非三态的实现方式；支持突发传输；支持分段传输；支持多个 主控制器；可配置 32 位128 位总线宽度；支持字节、半字节和字 的传输。 APB 主要用于低带宽的周边外设之间的连接，例如 UART 等，它 的总线架构不像 AHB 支持多个主模块，在 AP

6、B 里面唯一的主模块就 是 APB 桥。其特性包括：两个时钟周期传输；无需等待周期和回应 信号；控制逻辑简单，只有四个控制信号。 S3C2410 处理器体系结构 ARM920T 核，16 位/32 位 RISC（精简指令系统）结构和 ARM 精 简指令集； ARM MMU，支持 Windows CE, Linux 等操作系统； 指令 Cache、数据 Cache、写缓冲； 支持 ARM 调试结构，片上 ICE 支持 JTAG 调试方式； 内置先进微控制器总线接口(AMBA)。 S3C2410 处理器体系结构 支持大端(Big Endian)/小端(Little Endian)模式； 地址空间为

7、每个内存块 128MB(一共 1GB)，每个内存块支持 8/16/32 位数据总线编程； 8 个内存块，6 个用于 ROM、SRAM 和其它，2 个用于 ROM/SRAM/SDRAM； 1 个起始地址和大小可编程的内存块 (Bank7)； 7 个起始地址固定的内存块（Bank0Bank6)； 所有内存块可编程寻址周期； 支持 SDRAM 自动刷新模式； 支持多种类型 ROM 启动，包括 NOR/NAND Flash、EEPROM 等。 S3C2410S3C2410 处理器存储器映射处理器存储器映射 S3C2410S3C2410 的存储空间映射如图的存储空间映射如图 2 2 所示：所示： S3C

8、2410 处理器时钟和电源管理 (1)时钟 S3C2410 的主时钟由外部晶振或者外部时钟提供，选择后可以 产生 3 种时钟信号，分别是 CPU 使用的 FCLK、AHB 总线使用的 HCLK 和 APB 总线使用的 FCKL。时钟管理模块同时拥有两个锁相环，一个 称为 MPLL，拥于 FCLK、HCLK 和 PCLK；另一个称为 UPLL，用于 USB 设备。 图 2 S3C2410 的存储空间映射 (2)时钟控制逻辑 时钟控制逻辑决定了所使用的时钟源，是采用 MPLL 作为 FCLK， 还是采用外部时钟。复位后，即使不想改变默认的 PLLCON 值，也需 未用 SFR区 BootSRAM

9、(4KB) SROM/SDRAM (nGCS7) SROM/SDRAM (nGCS6) SROM (nGCS5) SROM (nGCS4) SROM (nGCS3) SROM (nGCS2) SROM (nGCS1) SROM (nGCS0) 未用 SFR区 未用 SROM/SDRAM (nGCS7) SROM/SDRAM (nGCS6) SROM (nGCS5) SROM (nGCS4) SROM (nGCS3) SROM (nGCS2) SROM (nGCS1) 内部启动 SRAM(4KB) 128MB 128MB 128MB 128MB 128MB 2MB/4MB/8MB/16MB /3

10、2MB/64MB/128MB 2MB/4MB/8MB/16MB /32MB/64MB/128MB 1GB HADDR29:0 可访问区域 不使用NAND Flash作为ROM使用NAND Flash作为ROM OM1:0=01,10OM1:0=00 0xffffffff 0x60000000 0x48000000 0x40000fff 0x40000000 0x38000000 0x30000000 0x28000000 0x20000000 0x18000000 0x10000000 0x08000000 0x00000000 要重新写一遍。FCLK 由 ARM920T 核使用，HCLK 提

11、供给 AHB 总线，PCLK 提供给了 APB 总线。 S3C2410 支持 HCLK、FCLK 和 PCLK 的分频选择，其比率是通过 CLKDIV 寄存器中的 HDIVN 和 PDIVN 控制的. (3)电源管理 S3C2410 电源管理模块通过 4 种模式有效地控制功耗，即正常 (Normal)模式、省电(Slow)模式、空闲(Idle)模式和断电(Power- off)模式。 Normal 模式：为 CPU 和所有的外设提供时钟，所有的外设开启， 该模式下的功耗最大。这种模式允许用户通过软件控制外设，可以 断开提供给外设的时钟以降低功耗。 Slow 模式：采用外部时钟生产 FCLK 的

12、方式，此时电源的功耗取 决于外部时钟。 Idle 模式：断开 FCLK 与 CPU 核的连接，外设保持正常，该模式 下的任何中断都可唤醒 CPU。 Power-off 模式：断开内部电源，只给内部的唤醒逻辑供电。 一般模式下需要两个电源，一个提供给唤醒逻辑，另外一个提供给 CPU 和内部逻辑，在 Power-off 模式下，后一个电源关闭。 六、LCD1602 简介 6.1.1 LCD1602 引脚功能 LCD1602 引脚如图 3 所示 图 3 LCD1602 引脚图 引脚图的功能如表 1 所示 表 1 引脚功能图 6.1.2 LCD1602 显示模指令集 （1）清屏 功能：清 DDROM

13、值和 AC 值 （2）归位 功能：光标复位，光标返回到地址 00H （3）输入方式设置 功能：设置光标，画面移动方式。 其中：I/D=1：数据读写操作后，AC 自加一； I/D=0：数据读写操作后，AC 自减一； S=1：数据读写操作，画面平移； S=0：数据读写操作，画面不动； （4）显示开关控制 功能：设置显示、光标和闪烁开关。 其中：D 表示显示开关，D=1 为开，D=0 为关； C 表示光标开关，C=1 为开，C=0 为关； B 表示闪烁开关，B=1 为开，B=0 为关。 （5）光标、画面位移 功能：光标、画面移动。 其中：S/C=1 画面移动一个字符位； S/C=0 光标移动一个字符

14、位； R/L=1:右移；R/L=0 左移。 （6）功能设置 功能：工作方式设置（初始化指令） 。 其中：DL=1，8 位数据接口； DL=0，4 位数据接口； N=1，两行显示；N=0，一行显示； F=1，5*10 点阵显示；F=0,5*7 点阵显示。 （7）CGRAM 地址设置 功能：设置 CGRAM 地址，A5A0=03FH。 （8）DDRAM 地址设置 功能：设置 DDRAM 地址。 其中：N=0，一行显示 A6A0=04FH； N=1 两行显示，首行 A6A0=02FH，次行 A6A0=4067H。 （9）读 BF 及 AC 值 功能：读忙 BF 和地址计数器 AC 的值。 其中：BF

15、=1：忙，BF=0：准备好。此时 AC 值意义为最近一次地 址设置（CGRAM 或 DDRAM）定义。 （10）写数据 功能：根据最近设置的地址性质，数据写入 CGRAM 或 DDRAM 中。 （11）读数据 功能：根据最近设置的地址性质，从 CGRAM 或 DDRAM 数据读 出。 6.2 IIC 总线 IIC 总线是 PHILIPS 公司推出的两线式串行总线。用于连接微 控制器及其外围设备。IIC 总线产生于在 80 年代，最初为音频和视 频设备开发，如今主要在服务器管理中使用，其中包括单个组件状 态的通信。例如管理员可对各个组件进行查询，以管理系统的配置 或掌握组件的功能状态，如电源和系

16、统风扇。可随时监控内存、硬 盘、网络、系统温度等多个参数，增加了系统的安全性，方便了管 理。 6.2.1 IIC 总线的特点 (1) 只要求两条总线线路 一条串行数据线 SDA 一条串行时钟 线 SCL。 (2) 每个连接到总线的器件都可以通过唯一的地址和一直存在 的简单的主机从机关系软件设定地址；主机可以作为主发送器或主 机接收器。 (3) 它是一个真正的多主机总线，如果两个或更多主机同时初 始化数据 传输可以通过冲突检测和仲裁防止数据被破坏。 (4) 串行的 8 位双向数据传输位速率在标准模式下可达 100kbit/s 快速模式下可达 400kbit/s 高速模式下可达 4Mbit/s 。 (5) 片上的滤波器可以滤去总线数据线上的毛刺波保证数据完 整。 (6) 连接到相同总线的 IC 数量只受到总线的最大电容 400pF 限制。 6.2.2 IIC 协议总线信号时序 （1）数据的有效性 SDA 线上的数据必须在时钟的高电平周期保持稳定数据线的高 或低电平状态只有在 SCL 线的时钟信号是低电平时才能改变。如 图 5 IIC 总线的位传