《四人智力竞赛抢答器论文》由会员分享，可在线阅读，更多相关《四人智力竞赛抢答器论文（22页珍藏版）》请在金锄头文库上搜索。
1、 数字电子技术课程计数字电子技术课程计题目 智力竞赛抢答器 姓 名： 所在学院： 工学院电气与电子工程系 所学专业： 自动化 班 级： 自动化 1202 学 号： 指导教师： 完成时间： 2014 年 6 月 0数电课程设计任务书数电课程设计任务书一、基本情况一、基本情况学时：40 学时 学分：1 学分 课程设计代码：07120052 适应班级：电气工程、自动化二、进度安排二、进度安排本设计共安排 1 周，合计 40 学时，具体分配如下：实习动员及准备工作： 2 学时总体方案设计： 4 学时查阅资料，讨论设计： 24 学时撰写设计报告： 8 学时总结： 2 学时教师辅导： 随时三、基本要求三、
2、基本要求1、课程设计的基本要求数字电子技术课程设计是自动化、电气工程及其自动化专业的一门专业必修课，通过指导学生循序渐进地独立完成数字电路的设计任务，加深学生对理论知识的理解，有效地提高了学生的动手能力，独立分析问题、解决问题能力，协调能力和创造性思维能力。着重提高学生在数字电路应用方面的实践技能，树立严谨的科学作风，培养学生综合运用理论知识解决实际问题的能力。学生通过电路的设计、安装、调试、整理资料等环节，初步掌握工程设计方法和组织实践的基本技能，逐步熟悉开展科学实践的程序和方法。2、课程设计的教学要求数电课程设计的教学采用相对集中的方式进行，以班为单位全班学生集中到设计室进行。做到实训教学
3、课堂化，严格考勤制度，在实训期间累计旷课达到 6 节以上，或者迟到、早退累计达到 8 次以上的学生，该课程考核按不及格处理。在实训期间需要外出查找资料，必须在指定的时间内方可外出。 课程设计的任务相对分散，每 3 名学生组成一个小组，完成一个课题的设计。小组成员既有分工、又要协作，同一小组的成员之间可以相互探讨、协商，可以互相借鉴或1参考别人的设计方法和经验。但每个学生必须单独完成设计任务，要有完整的设计资料，独立撰写设计报告，设计报告雷同率超过 50%的课程设计考核按不及格处理。4、设计题目及控制要求设计题目及控制要求智力竞赛抢答器 (1)4 名选手编号为：1，2，3，4。各有一个抢答按钮，
4、按钮的编号与选手的编号对应，也分别为 1，2，3，4。(2)给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。(3)抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。(4)抢答器具有定时（9 秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续 1 秒。参赛选手在设定时间（9 秒）内抢答有效，抢答成功，扬声器响，音响持续 1
5、秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。(5)如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续 1 秒） ，并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示 0。(6)可用石英晶体振荡器或者 555 定时器产生频率为 1Hz的脉冲信号，作为定时计数器的 CP 信号。 五、设计报告五、设计报告设计完成后，必须撰写课程设计报告。设计报告必须独立完成，格式符合要求，文字（不含图形、程序）不少于 2000 字，图形绘制规范。设计报告的格式如下： 1、封面 2、内容提要 3、目录4、正文(1) 系统
6、的主要功能；(2) 方案选择及论证；2(3) 设计步骤及原理图；(4) 元器件的选择；(5) 设计过程中出现问题的解决方法；5、心得体会 6、参考文献 六、考核方法六、考核方法数电课程设计的考核方式为考查，考核结果为优秀、良好、中等、及格和不及格五等，分数在 90-100 之间为优秀，80-89 分之间为良好，70-79 分之间为中等，60-69 分之间为及格，60 分以下为不及格。 考核分三个方面进行：平时考勤：30%；实验及设计成果质量：40%；课程设计报告：30%。有下列情形之一者，课程设计考核按不及格处理： 1、设计期间累计迟到、早退达 8 次；2、设计期间累计旷课达 6 节；3、设计
7、报告雷同率超过 50%或无设计报告；4、不能完成设计任务，达不到设计要求。摘 要抢答器适用于各类知识竞赛，文娱综艺节目，尤其是各类知识竞赛，除了可以把各抢答组号，违例组号，抢答规定时限，大体时间倒计时等在仪器等在仪器面板上显示外，还可以接大屏幕显示屏显给观众，既可以活跃现场气氛，又便于监督，做到公平竞争。例如：三星智力快车等大家耳熟能详的节目。本文设计了一个四人抢答器控制电路，该电路具有计时起点与抢答命令同步，计时终点是第一个抢答者的抢答信号到来，超时而无人抢答题目作废；主持人发布抢答命令后，第一抢答者按下抢答键后，电路应记下第一抢答者的组别，并封锁其他各组的抢答信号；用扬声器提示第一抢答者产
8、生；用发光二极管指指示第一抢答者等特点（功能） 。I目 录1 绪论11.1 课题背景11.2 智力竞赛抢答器简介11.2.1 智力竞赛抢答器的分类11.2.2 智力竞赛抢答器的功能22 原理电路设计方案32.1 设计方案一32.2 设计方案二32.3 设计方案分析33 设计电路流程43.1 设计电路流程图43.2 设计电路流程图说明44 单元电路设计54.1 锁存器电路设计54.2 编码器电路设计64.3 译码器电路和数码管显示电路设计74.4 倒计时电路设计84.5 时钟电路设计84.6 单稳态电路及蜂鸣器的设计95 电路工作原理11总 结12参考文献13附 录141 设计总电路图142 电
9、路元件清单1501 绪论1.1 课题背景信息时代的 21 世纪，人类社会的进步和科学技术的发展非常迅猛，人类开始迈入了数字化和科技化的智能世界。随着信息时代的发展，各种竞赛和选修节目层出不穷，而参赛者的素质也不断提高，这不但迫切要求着一个更加公平公正公开的赛制，更要求我们推出一个能够支持公平公开公正的赛制的硬件设备。电子技术不断发展的今天，抢答器功能越来越强，可靠性和准确性也越来越高。对于目前抢答器的功能描述，如涵盖抢答器、抢答限时、选手答题及时及犯规组号抢答器具有自锁、灯光提示、暂停复位、电子音乐报声、自动定时等功能，还有工作模式的切换和时间设定。对于这些，随着科学技术的发展，肯定还要得到进
10、一步的改进。一般都要趋向智能化。抢答器的发展就是人类社会进步和科学发展的标志之一。抢答器是一种应用非常广泛的电子电气设备，在各种抢答场合、竞赛中，它能迅速客观地分辨出最先获得发言权的选手以及实现设定发言时间、记录分数等功能。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辨认出选手号码。现在大多数抢答器均使用单片机和数字集成电路，并增加了许多新功能，如选手号码显示、强大前或抢答后的计时、选手得分显示等功能。1.2 智力竞赛抢答器简介智力竞赛抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。1.2.1 智力竞赛抢答器的分类（1）电子抢答器：多
11、适用于学校和企事业单位举行的简单的抢答活动。（2）电脑抢答器：又分为无线电脑抢答器和有线电脑抢答器。11.2.2 智力竞赛抢答器的功能1、淘汰型抢答：即机器发出“3、2、1、开始”抢答令后，系统自动进入有效倒计时，选手开始抢答，系统会记录下所有犯规选手的台号，并语音报出第一位抢答成功选手的台号。 （淘汰型有2个选项：1、 （抢答语音播报犯规台号可选）2、 （语音播报抢中台号可选）2、无限时抢答：点击开始抢答按钮后，此时无有效抢答倒计时，选手随时可以抢答，系统会语 音报出第一位抢答选手的台号。 （可任意选择是否需要语音播报台号）3、直接抢答：机器不发出抢答令，点击开始抢答按钮后，选手可以直接抢答
12、或者听从主持人的口令来答,系统会报出第一位抢答的选手台号。4、快速抢答：即机器发出“3、2、1、开始”抢答令后，系统自动进入有效抢答倒计时，选手开始抢答，系统仅报出第一位抢答成功或者犯规选手台号。02 原理电路设计方案2.1 设计方案一抢答电路：使用 74LS175 作为锁存电路，当有人抢答时， 利用锁存器的输出信号号将时钟脉冲置零，74LS175 立即被锁存，同时蜂鸣器鸣叫 1s，这时抢答无效，使用 74LS148 作为编码器，对输入的型号进行编码，输出 4 位的BCD 码，再将这四位的 BCD 码输入共阴数码管里显示出抢答者的编号。主持人电路：；利用 74LS190 计数器作为倒计时的芯片
13、，当主持人按下抢答按钮时，74LS190 被置九，同时将显示上次抢到题目的选手编号的数码管清零，并开始倒计时， ，并通过 74LS48 编码器将即时时间进行编码，并送到 7 段共阴数码管，显示此时的时间。假如在 9 秒内有人抢答，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，蜂鸣器鸣叫一秒，停止倒计时。2.2 设计方案二锁存电路采用 CD4042 来触发，如果用 CD4042，则可以用低电平触发，当有人抢答时， 利用锁存器的输出信号号将时钟脉冲置零，CD4042 立即被锁存，同时蜂鸣器鸣叫 1s，这时抢答无效。此外当倒计时到 0 时，利用借位端来0RC将锁存器的信号置零。而不是像方案一那样使
14、用 max/min 端。2.3 设计方案分析对以上两个方案进行比较可以发现，两个方案均能理论上实现电路的功能，但是从实际情况看，CD4042 比较少见，很难买到这个芯片，而 74LS175 则很常见，比较容易买到。而在实际情况中，虽然 74LS190 的 max/min 端和同0RC样是借位端，当时只有半个周期的变化，并不能将时钟信号置零，而0RCmax/min 有一个周期的变化，所以用 max/min 比较合适。宗上所述，选择第一个方案比较合理。13 设计电路流程3.1 设计电路流程图图 3.1 设计电路流程图3.2 设计电路流程图说明整个电路如上图所示，主要分为两部分，一个是倒计时部分，一
15、个是抢答电路，其中抢答器电路由锁存器电路，编码器电路，译码器电路，数码管显示电路组成，其中锁存器电路可用 1khz 脉冲电路作为其时钟端输入脉冲，倒计时电路由倒计时芯片，编码器电路路，数码管显示电路，倒计时采样 1hz 的脉冲作为时钟信号输入端。单稳态电路可以控制蜂鸣器鸣叫的时间，按要求可设置倒计时电路编码器电路数码管显示1hz 脉 冲电 路门单元电路单 稳 态 电 路蜂 鸣 器 电 路主持人按钮选手按钮储存器电路编码器电路译码器电路数码管显示1hz 脉 冲 电 路2为 1 秒钟。4 单元电路设计4.1 锁存器电路设计锁存器电路采用以 74LS175 为中心的锁存器系统，当 4 个抢答输入端中出现低电平输入时信号时，锁存器立即锁存，禁止抢答，其原本为 4 个高电平的输出端也变成 3 高一低，可以利用一个 4 输入与非门将其与非，再接一个非门后，可以与 74LS175 的时钟信号相与非，使得 CLK 端的输入信号为底电平，从而阻止其余选手的抢答，从而达到锁存的目的 74LS175 的真值表如下：表 4.1 74LS175 真值表输入输出ClearClockDQQLHHHXLXHLXLHLQOHLHQO锁存器的单元电路设计如下：3图 4.1 锁存器电路设计图4.2 编码器电路设计编码器采样 74LS148 作为编码芯片，将输入的信号进行编码，然后输出 2二进制码，由于 74LS175
