《可编程彩灯控制器原理及设计》由会员分享，可在线阅读，更多相关《可编程彩灯控制器原理及设计（20页珍藏版）》请在金锄头文库上搜索。
1、目目 录录一、课题设计任务及要求 .3 二、设计目的 3 三、优选设计方案 4 四、整体设计思想及原理框图 5 五、各模块设计与分析 61、脉冲发生电路 72、控制电路和译码电路 103、存储电路 12 4、数码管显示电路 .14六、元器件清单 15七、安装及调试中出现的问题和解决方法 15八、设计感想 17附附 录录一、实验电路图 20二、实验电路连接图 .21三、参考文献 211一、一、课题设计任务及要求课题设计任务及要求课题名称：可编程彩灯控制器设计任务及要求：1、设计脉冲产生电路、图形控制电路和存储电路；2、用 88LED 点阵作为显示电路，显示内容的动面感要强。3、能用按键切换不同的
2、显示组合，至少有 3 个按键切换；4、每种组合至少有 3 种变化，每种组合内图形能连续循环；5、要有数码管显示当前是第几种组合（或是第几个按键） ；6、图形显示间隔（显示频率）至少有 3 种可选。控制器可有 2 种控制方式：（1）规则变化：变化节拍有 0.5 秒和 0.25 秒，交替出现，每种节拍可有多种花样，各执行 1 或 2 个周期后轮换；彩灯变化方向有单向移动和双向移动、跳跃移动等。（2）随机变化。变化花样相同，但节拍和花样的轮换随机出现。7、完成电路全部设计后，通过实验箱验证设计课题的正确性。二、设计目的二、设计目的本课程设计主要是为了实现可编程彩灯控制的功能，且通过本次电子课程设计，
3、了解电子产品设计的一般过程，掌握电子线路设计的基础方法和一般过程，能灵活运用已学过或者类似的集成块构成电路实现上述功能，还能灵活掌握 555 电路的应用方法。能用仿真软件对电子线路进行仿真设计，还能用Portel 等软件绘制 PCB 图，掌握了电子电路调试的方法，且能独立解决设计与调试过程中出现的一般问题，并进一步掌握 EEPROM 的编程方法和应用。2三、三、 优选设计方案优选设计方案方案 A：根据设计要求，本系统由控制电路，编码发生电路和输出驱动电路等组成。其彩灯控制器的总体设计思想如下：1. 编码发生器编码发生器根据花形要求，按节拍送出 64 位状态编码信号，以控制彩灯按规律亮或灭。因为
4、彩灯路数少，花形要求不多，可选用移位寄存器输出 64路数字信号，控制彩灯发光。编码发生器采用 16 片 4 位通用移位寄存器74LS194 来实现。74LS194 具有异步清除和同步预置、左移、右移和保持等多种功能，控制方便灵活。64 路彩灯采用两片 74LS194 组成 64 位移位寄存器，花形设计比较灵活。移位寄存器的 64 个输出信号通过驱动电路控制电路来控制彩灯，编码器中数据输入端和控制端的接法由花形决定。根据选择的花形，可列出移位寄存器（编码发生器）输出状态。2. 控制电路控制电路为编码器提供所需的节拍脉冲和驱动信号，控制整个系统工作。控制电路的功能有两个：一是按需要产生节拍脉冲；二
5、是产生移位寄存器所需要的各种驱动信号。控制电路设计通常按照下述步骤进行：逐一分析单一花形运行，移位寄存器的工作方式和驱动要求，按照工作状态决定74LS194 移位寄存器工作的状态顺序，同时是分析移位寄存器工作方式和驱动要求的依据。方案 B：采用 555 定时器输出脉冲，高频通过计数器控制电路和译码电路，不断刷3新显示矩阵的各列；而低频产生脉冲，决定显示哪一幅画面。由于需要产生 64幅以上的图形，可以设计一个 64 进制的计数器，即可显示 64 幅图，此低频接在 EEPROM 的高位，而高频计数器控制电路的输出接在 EEPROM 的低三位。即高位决定显示哪幅画，低位表示每幅图形的每列的显示。 显
6、然，方案 B 比较合理而且能实现课程设计的要求，采用方案 B 来进行课程设计。四、四、 整体设计思想及原理框图整体设计思想及原理框图本系统可设计为四个模块：1 1.脉冲发生电路采用两个 555 定时器组成振荡器，一个产生高频和一个产生可调低频。高频通过计数器控制电路和译码电路，不断刷新显示矩阵的各列；而低频产生脉冲，决定显示哪一幅画面。2 2. 图形控制电路用 74LS161 芯片设计一个 64 进制的计数器，以显示 64 幅图，其中低片计数器构成 16 进制，高片计数器构成 4 进制，并且将低频通过计数控制电路接在EEPROM 的高位，从而选择显示哪一幅画。而高频通过计数器控制电路接在EEP
7、ROM 的低三位，不断刷新显示矩阵的各列，用以控制图形的显示。由于显示矩阵是由 64 个发光二极管组成，把译码器输出接在显示矩阵的阴级进行行控制，EEPROM 接在显示矩阵的阳极进行列控制，只有同时导通时，二极管才亮。译码电路是低电平有效，每次只有一个输出有效，所以需要快速进新刷新，故将高频通过计数器控制电路接在译码电路的输入端。43.3.数码管显示电路当前 8X8 显示矩阵显示的是哪一幅画，可以通过 2 个数码管显示出来。其中第一个数码管显示该画面所在的组别，另一个显示该幅画为这个组别的第几幅画。由于上面设计为 16X4 的 64 进制计数器控制显示画面。故可以设计四种组合，每一个组合为 1
8、6 副画。4 4.存储电路显示什么样的图形就决定于 EEPROM 的编程，而最终显示在显示矩阵上。此外，暂停功能：控制低频计数器低位的 EP 和 ET 端实现。手动选画功能：当低频计数器的端为高电平时，图形自动连续循环；当端为低电平时，PEPE计数器处于置数功能，可通过选画开关选择需要显示的图画，其中高片计数通过置数选择画面组别，底片计数器通过指数选择此组合内的某一幅画。清零功能：控制低频计数器的清零端，当=0 时，计数器实现清零功能。RR原理框图如下：列控制行控制低位高位五、各模块设计与分析五、各模块设计与分析根据设计要求，本系统由脉冲发生电路、控制电路、译码驱动电路、存储矩阵和显示电路等几
9、部分构成可编程彩灯控制电路。A. 脉冲发生电路脉冲发生电路脉冲发生电 路（高频）计数控制电路译码驱动 电路计数控制电路脉冲发生电 路（低频）存储单元显示矩阵51、555 定时器的组成和功能内部组成框图：它主要由两个高精度电压比较器 A1、A2，一个 RS 触发器，一个放电三极管和三个 5K 电阻的分压器而构成。（如下图所示）引脚图及其功能1 脚：外接电源负端 VSS 或接地，一般情况下接地。3 脚：输出端 Vo2 脚：低触发端TL6 脚：TH 高触发端Vcc123456ABCD654321DCBATitleNumberRevisionSizeBDate:22-Jun-2005Sheet of
10、File:E:书书书书书书书书书书书书书书.ddbDrawn By:5K5K5K+ -TQ&Q+ -AASRV1V21DQV THTLVRCCVSS1284563712CDVo VcoDRTHTLV 。GND64 脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、DRDRTLTH 处于何电平，时基电路输出为“0”，该端不用时应接高电平。5 脚：Vco 为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只 0.01F 电容接地，以防引入干扰。7 脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8 脚：外接电源 Vcc，双极型时基电路
11、 VCC 的范围是 4.5 16V，CMOS 型时基电路 Vcc 的范围为 3 18V。一般用 5V。功能介绍：在 1 脚接地，5 脚未外接电压，两个比较器 A1、A2 基准电压分别为 2/3V，1/3V的情况下，555 时基电路的功能表如下表所示。清零端DR高触发端 TH低触发端TLQn+1放电管 T功能00导通直接清零1CCV32CCV310导通置 01CCV32CCV311截止置 11CCV32CCV31Qn不变保持555 定时器构成的多谐振荡器工作原理接通电源后，假定 V0是高电平，则 T 截止，电容 C 充电。充电回路是 VCCR1R2C地，VC按指数规律上升，当 VC 上升到 2/
12、3VCC时（TH、端电平大于TL2/3VCC），输出 V0翻转为低电平。V0是低电平，T 导通，C 放电，放电回路为CR2T地，VC按指数规律下降，当 VC下降到 1/3VCC时（TH、端电平小TL于 1/3VCC），V0输出翻转为高电平，放电管 T 截止，电容再次充电，如此周而72121PH R2RRR TtD复始，产生振荡，经分析可得：输出高电平时间 C)RR(7 . 0t21PH输出低电平时间 CR7 . 0t2PL振荡周期 C)R2R(7 . 0ttT21PLPH输出方波的占空比 2、本模块工作原理介绍脉冲发生电路主要用来产生时间基准信号（脉冲信号）。因为可编程循环彩灯对频率的要求不高
13、，只要能产生高低电平就可以了，且脉冲信号的频率可调，所以采用 555 定时器组成的振荡器，其输出的脉冲作为下一级的时钟信号。本系统采用两片 555 定时器分别构成高频脉冲发生器和低频脉冲发生器。高频脉冲发生器是用 555 构成多谐振荡器。由于人眼每秒可分辨出 24 幅图，而高频计数器采用 8 进制，作为刷新频率的脉冲，此高频刷新电路输出脉冲的频率应大于 24*8=192Hz，这样便可以显示整幅的画面。低频脉冲发生器用于提供计数电路的脉冲，它能决定画面显示的速率。速率的调节可通过调节滑动电阻（01M）来实现。高频脉冲发生 低频脉冲发生器 R1=100K R1=750K R1=01M R2=100
14、K R0=R2=1K 8C1=C2=0.01Uf C1=10Uf C2=0.01Uf f=476Hz f=0.180.33HzB.控制电路和译码电路控制电路和译码电路1.74LS138 功能介绍74LS138 是一种常见的 3 线 8 线译码器，它的八个输出引脚，任何时刻要么全为高电平 1，则芯片处于不工作状态；要么只有一个为低电平 0，其余 7 个输出引脚全为高电平 1；如果出现两个输出引脚同时为 0 的情况，说明该芯片已经损坏。其功能表如下：当附加控制门的输出为高电平（S1）时，可由逻辑图写出由上式可以看出，输出是这三个输入变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。74LS138 的管脚图如右：92.74LS1
