《tec-5计算机组成实验(及习题)汇总》由会员分享，可在线阅读，更多相关《tec-5计算机组成实验(及习题)汇总（109页珍藏版）》请在金锄头文库上搜索。
1、TEC-5计算机组成实验系统介绍,岳斌 2013.10,TEC-5计算机组成实验系统,一、TEC-5实验系统的特点它适用于计算机组成原理、计算机组织和结构和数字逻辑和数字系统三门课程的实验教学，是一种多用仪器。该仪器将提高学生的动手能力，提高学生对计算机整体和各组成部分的理解，提高学生对数字系统和计算机系统的综合设计能力。,TEC-5实验系统,二、时序发生器时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟。时序电路由一个500KHz晶振、2片GAL22V10(U64、U66)、一片74LS390(U65)组成。根据本机设计，执行一条微指令需要4个节拍脉冲T1、T2、T3、T4，执行一
2、条机器指令需要三个节拍电位W1、W2、W3，因此本机的基本时序如下：,TEC-5实验系统,TEC-5实验系统,三、数据通路 TEC-5的数据通路采用了数据总线和指令总线双总线形式。它还使用了大规模在系统编程器件作为寄存器堆，使得设计简单明了，可修改性强。图1.2是数据通路总体图，下面介绍图中各个主要部件的作用。参考图3.1,TEC-5实验系统,1运算器ALU运算器ALU由两片74LS181(U55和U60)组成，其中U60进行低4位运算，U55进行高4位运算。在选择端M和S0-S3控制下，ALU对数据A、B进行各种算术、逻辑运算。有关74181运算的具体操作，请看74181的资料和教科书。当L
3、DRi=1时，在T3的上升沿寄存器C（U57A）保存运算产生的进位标志信号。,TEC-5实验系统,2运算操作数寄存器DR1和DR2（U47、U48）DR1（U47）和DR2(U48)是运算操作数寄存器，DR1和ALU的A口相连，DR2和ALU的B口相连。DR1和DR2各由一片74LS273构成。当LDDR1/LDDR21时，在T2上升沿，DR1/DR2接收来自通用寄存器堆A/B端口的数据。,TEC-5实验系统,3双端口通用寄存器堆RF（U54）双端口通用寄存器堆RF由一片ispLSI1016（U30）构成，其中包含4个8位寄存器（R0、R1、R2、R3），有三个控制端口：两个控制读操作，一个控
4、制写操作，三个端口可以同时操作。由RD1、RD0选中的寄存器的数据从A端口读出，由RS1、RS0选中的寄存器的数据从B端口读出；WR1、WR0选择要写入的寄存器。LDRi控制写操作，当LDRi1时，在T3上升沿将数据总线DBUS上的数据写入由WR1、WR0选中的寄存器。,TEC-5实验系统,从RF的A端口读出的数据直接送DR1。由B端口读出的数据直接送DR2之外，还可以送数据总线DBUS。当RS_BUS#0时，允许B端口数据送DBUS。,TEC-5实验系统,4双端口存储器RAM双端口存储器RAM由一片IDT7132(U44)及少量控制电路构成。IDT7132是2048字节的双端口静态随机存储器
5、，本实验系统实际使用256字节。IDT7132的两个端口可以同时进行读、写操作。在本实验系统中，RAM左端口连接数据总线DBUS，可进行读、写操作；右端口连接指令总线IBUS，输出到指令寄存器IR，作为只读端口使用。IDT7132有6个控制引脚，CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#1时，禁止对左端口的读、写操作。,TEC-5实验系统,LR/W#控制对左端口的读写，当CEL#=0且LR/W#=1时，左端口进行读操作；当CEL#=0且LR/W#0且T2为高时，左端口进行写操作。OEL
6、#的作用等同于三态门，当CEL#=0且OEL#0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#1时，禁止左端口的数据放到DBUS。,TEC-5实验系统,为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，不过只使用了读操作，在实验板上已将RR/W#固定接高电平，OER#固定接地。当CER#=0时，右端口读出的数据（更确切的说法是指令）放到指令总线IBUS上，然后当LDIR=1时在T3的上升沿打入指令寄存器IR。所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入。,TEC-5实验系统,左端口读出的数据
7、放在数据总线DBUS上，由数据总线指示灯DBUS7-DBUS0显示。右端口读出的指令放在指令总线IBUS上，由指令总线指示灯IBUS7-IBUS0显示。,TEC-5实验系统,5地址寄存器AR和程序计数器PC存储器左端口的地址寄存器AR(U53、U59)和右端口的地址寄存器PC(U52、U45)都使用2片74LS163，具有地址递增的功能。PC是程序计数器，提供双端口寄存器右端口地址，U52是低4位，U45是高4位，具有加载数据和加1功能。AR是地址寄存器，提供双端口存储器左端口地址，U53是低4位，U59是高4位，具有加载数据和加1功能。,TEC-5实验系统,AR中的地址用地址AR指示灯AR7
8、-AR0显示，PC中的地址用程序计数器PC指示灯PC7-PC0显示。,TEC-5实验系统,当LDAR#0时，AR在T2时从DBUS接收来自SW7SW0的地址；当AR11时，在T2的上升沿存储器地址加1。注意：LDAR#和AR1两个控制信号不能同时有效。在下一个时钟周期，令CEL#0，LR/W#0，则在T2节拍进行写操作，将SW7SW0设置的数据经DBUS写入存储器。当LDPC#0时，PC在T2时从DBUS接收来自SW7SW0的地址，作为程序的启动地址；当一条机器指令开始执行时，取指以后，PC11，程序计数器给出下一条指令的地址。注意：LDPC#和PC1两个控制信号不能同时有效。,TEC-5实验
9、系统,6指令寄存器IR指令寄存器IR是一片74LS273（U46）。当LDIR1时，在T3的上升沿，它从双端口存储器的右端口接收指令。指令的操作码部分IR7IR4送往控制器译码，产生数据通路的控制信号。指令的操作数部分送往寄存器堆RF，选择参与运算的寄存器。IR1、IR0与RD1、RD0连接，选择目标操作数寄存器；IR3、IR2与RS1、RS0连接，选择源操作数寄存器。IR1、IR0也与WR1、WR0连接，以便将运算结果送往目标操作数寄存器。,TEC-5实验系统,本实验系统设计了8条机器指令，均为单字长（8位）指令。指令功能及格式如表1所示。其中的代表随意值；RS1、RS0是寄存器堆B端口读出
10、的源选择信号；RD1、RD0是寄存器堆A端口读出的目标选择信号， WR1、WR0是写入的寄存器的选择信号。在实验中，需要将IR3-IR0这些操作数选择信号与RF对应引脚连接好。,TEC-5实验系统,表1 机器指令系统 名称 助记符 功能 指令格式 IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0 加法 ADD Rd, Rs；Rd + RsRd 0 0 0 0 Rs1 Rs0 Rd1 Rd0 减法 SUB Rd, Rs；Rd - RsRd 0 0 0 1 Rs1 Rs0 Rd1 Rd0 逻辑与AND Rd,Rs；Rd & RsRd 0 0 1 0 Rs1 Rs0 Rd1 Rd0 存
11、数STA Rd, Rs；RdRs 0 0 1 1 Rs1 Rs0 Rd1 Rd0 取数LDA Rd, Rs；RsRd 0 1 0 0 Rs1 Rs0 Rd1 Rd0 条件转移JC R3；若C1则R3PC 0 1 0 1 1 1 停机 STP ；暂停执行 0 1 1 0 输出 OUTRs；RsDBUS 0 1 1 1 Rs1 Rs0 （寄存器-RF与IR的联系）,TEC-5实验系统,四. 控制器控制器用来产生数据通路操作所需的控制信号。TEC-5提供了一个微程序控制器，以便能进行计算机组成原理基本实验。在进行课程设计时，学生可设计自己的控制器。图1.2是控制器框图。,TEC-5实验系统,1. 控
12、制存储器控制存储器由4片HN58C65（U35、U36、U37、U38）构成。HN58C65是E2PROM，存储容量为8K字节，本实验系统只使用了64字节。微指令格式采用水平型，微指令字长31位，其中顺序控制部分9位：判别字段3位，后继微地址6位。操作控制字段22位，各位进行直接控制。,TEC-5实验系统,判别标志位P0和控制台操作开关SWC、SWB、SWA一起确定控制台指令微程序的分支，完成不同的控制台操作；P1与指令操作码（IR的高4位）一起确定机器指令微程序的分支，转向各种指令的不同微程序流程。P2与进位标志C一起确定条件转移指令。操作控制字段22位，采用直接表示法，控制数据通路的操作。
13、信号名带#者为低电平有效。,表1.2 控制信号表控制信号 功能 S3，S2，S1，S0 : 选择运算器的运算类型。 M :选择运算器的运算模式： M0，算术运算；M1，逻辑运算。 Cn# :运算器最低位的 +1信号。为0时，运算器最低位有进位。 LR/W# :当LR/W#1且CEL#0时，对双端口存储器左端口进行读操作；当LR/W#0且CEL#0时，在T2节拍对左端口进行写操作。 CEL#:双端口存储器左端口使能信号。为0时允许对左端口读、写。 CER#:双端口存储器右端口使能信号。为0时将指令送往指令总线IBUS。 RAM_BUS#:存储器数据送数据总线DBUS信号，为0时将双端口存储器左端
14、口数据送DBUS。 ALU_BUS#:ALU输出三态门使能信号，为0时将ALU运算结果送DBUS。 RS_BUS#:通用寄存器右端口三态门使能信号，为0时将RF的B端口数据送DBUS。,控制信号 功能 SW_BUS#:控制台输出三态门使能信号，为0时将控制台开关SW7-SW0数据送DBUS。 LDRi:双端口寄存器堆写入信号，为1时将数据总线上的数据在T3的上升沿写入由WR1、WR0指定的个寄存器。 LDDR2:对操作数寄存器DR2进行加载的控制信号，为1时在T2的上升沿将由RS1、RS0指定的寄存器中的数据打入DR2。 LDDR1:对操作数寄存器DR1进行加载的控制信号，为1时在T2的上升沿
15、将由RD1、RD0指定的寄存器中的数据打入DR1。 LDAR#:对地址寄存器AR进行加载的控制信号。为0时在T2的上升沿将数据总线上的数据打入地址寄存器AR。 AR+1:对AR进行加1操作的电位控制信号。为1时在T2的上升沿使AR的值加1。,控制信号 功能 LDPC#:对程序计数器PC进行加载的控制信号。为0时在T2的上升沿将数据总线上的数据打入程序计数器PC。 PC+1:对PC进行加1操作的电位控制信号。为1时在T2的上升沿使PC的值加1。 LDIR:对指令寄存器进行加载的控制信号。为1时在T3的上升沿将指令总线IBUS上的数据打入指令寄存器IR。 TJ:停机指令，暂停微程序运行。,TEC-5实验系统,2微地址寄存器AR（U33）微地址寄存器AR是1片74LS174，对控制存储器提供微程序地址。当CLR#0时，将异步清零，使微程序从000000B开始执行。在每一个T1的上升沿，新的微指令地址打入微地址寄存器中。微地址由指示灯uA5-uA0显示。,TEC-5实验系统,3微地址转移逻辑（U21、U24、U26、U20）微地址转移逻辑产生后继微程序地址，它由两片74LS32和两片74LS08构成。微地址转移逻辑的信号来源是：控制存储器产生的后继微指令地址A0-A5，判别标志位P0、P1、P2，指令操作码IR4-IR7，进位标志C，还有控制台操作码SWC、SWB、SWA。,
