《时序逻辑电路分析与设计》由会员分享，可在线阅读，更多相关《时序逻辑电路分析与设计（34页珍藏版）》请在金锄头文库上搜索。
1、1,时序逻辑电路分析与设计 (II),孙卫强,内容提要,时序逻辑电路的分类 时序电路的分析方法 同步时序电路的分析方法 异步时序电路的分析方法 常用的时序逻辑电路 计数器 寄存器和移位寄存器 序列脉冲发生器 序列信号发生器 时序逻辑电路的设计方法 同步时序电路设计 异步时序电路设计,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特二进制计数器 集成触发器的级联,用分立元件构成的计数器,2bit异步计数器，0-3计数,3bit异步计数器，0-7计数,简单的计
2、数器，完成2N个状态的循环计数,其中N为计数器中触发器的数量。,希望得到非2N个状态的计数器时,CLR：异步复位端，可以不受时钟限制， 异步地将触发器复位（清零）,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,0,0,0,0,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,1,0,0,0,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,0,1,0,0,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,1,1,0,0,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,0,0,1,
3、0,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,0,1,0,1,0,0,0,0,当计数到1010时，所有触发器被复位。,希望得到非2N个状态的计数器时,电路从0000(Q3Q2Q1Q0)开始,0,0,0,0,当计数到1010时，所有触发器被复位。,希望得到非2N个状态的计数器时,复位信号把所有触发器清零，计数器重新从0000开始计数。,1,0,0,1,毛刺, glitch,另一个截断(Truncated)的计数序列,异步的模12计数器,任意小于16进制的异步计数器如何得到？,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数
4、器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特二进制计数器 集成触发器的级联,同步计数器 分析方法I,同步计数器,写出 激励方程,写出 次态方程,写出 输出方程,得到状态 转移表,画出状态 转移图,画出 时序图,J0=1 K01,J1=Q0 K1Q0,Q0N+1=Q0,Q1N+1=Q0Q1+Q0Q1,更加复杂的同步计数器,每来一个时钟翻一次,Q0翻到1翻一次,Q0Q1均翻到1翻一次,Q0Q1Q2均翻到1翻一次,请注意和二进制加法的关系！,把一个四位二进制数每次加1，则：,末位（最低位）每次都翻转,高位只有在低位全为1时，才翻转,思考：用相同的思
5、路如何得到同步减法计数器？,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特二进制计数器 集成触发器的级联,加法/减法计数器,由,输入来控制计数器向上/向下计数，即加法/减法计数。,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特二进制计数器 集成触发器的级联,集成异步4bit二进制计数器74LS93A,CTR: Co
6、unter DIV 16: Divided by 16 A Divided by 16 Counter,74LS93A,集成异步4bit二进制计数器74LS93A,异步10进制 减法计数器,异步12进制 减法计数器,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特计数器 集成触发器的级联,集成4bit同步计数器 74HC163(二进制)/74HC160(十进制),74HC163,74HC160,集成4bit同步计数器 74HC163(二进制)/74HC16
7、0(十进制),异步清零输入,数据装载输入,计数使能端T,Ripple Carry Out,级联进位输出,计数使能端P,74HC160,十进制加法计数器,当且仅当计数值为10， 并且ENT为1时RCO为1。,集成4bit同步计数器的数据装载过程,ENPENT,信号有效（低电平），则数据被装载入触发器。,1,1,1,1,1,注意，数据装载时钟同步，与,的异步复位不同。,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特计数器 集成触发器的级联,计数器的级联,用两个十进制计数器级联构成一个100进制的计数器 前一个计数器的进位输出TC接到后一个计数器的CTEN,总的计数值是每个计数器计数值的乘积,集成计数器的级联,1MHz,100KHz,10KHz,集成触发器的级联 用数据装载实现任意进制的计数器,1,计数范围：(63C0)16(FFFF)16,40000进制计数器,计数器(Counters),用基本逻辑门和触发器构成的计数器 异步计数器(9-1) 同步计数器(9-2) 加法/减法计数器(9-3) 集成触发器 集成异步4比特二进制计数器 集成同步4比特计数器 集成计数器的级联,作业,18，19，24，26，31，35，42，43，54,
