《数字电路与逻辑设计--第六章(a)》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计--第六章(a)（69页珍藏版）》请在金锄头文库上搜索。
1、电路中心 张咏梅 电子工程学院,第六章 中规模时序集成电路及应用,6.1 中规模异步计数器,6.2 中规模同步计数器,6.3 中规模计数器的应用,6.4 中规模移位寄存器,6.5 中规模移位寄存器的应用,电路中心 张咏梅 电子工程学院,中规模集成计数器,把组成计数器的触发器和逻辑门集成在一块半导体芯片上，就是中规模集成计数器。,中规模集成计数器有同步计数和异步计数的区别。,要求：会看中规模集成计数器的逻辑符号、功能表和引脚图，会用中规模集成计数器构成功能电路。,中规模集成计数器具有多功能性：可逆计数（加/减计数）、置零、预置功能，因此中规模集成计数器就有了可编程特性，能够组成任意进制计数器。,
2、电路中心 张咏梅 电子工程学院,6.1 中规模异步计数器,为了达到多功能的目的，中规模异步计数器一般为组合结构，也就是由两个独立的计数器构成。,74LS90 由模2和模5计数器组成,74LS93 由模2和模8计数器组成,74LS92 由模2和模6计数器组成,电路中心 张咏梅 电子工程学院,74LS90,M=2的计数器,M=5的计数器,低位,高位,电路中心 张咏梅 电子工程学院,0,74LS90,1 1,0,0,0,0,0,1 1,1,0,0,1,0,R01=R02=1， R91、R92中有一个为0，QDQCQBQA=0000，计数器置0。,R91=R92=1， R01、R02中有一个为0，QD
3、QCQBQA=1001，计数器置9。,CKA=CP， CKB=0，QA为M=2的计数器。,CKB=CP， CKA=0，QDQCQB为M=5的计数器。,CP,0,CP,0,1,0,1,0,0,0,0,1,1,1,1,电路中心 张咏梅 电子工程学院,74LS90,输出位序为：QDQCQBQA,CP,QA,最低位,最高位,0,0,CKA=CP， CKB=QA， 则每2个CP 使CKB=QA出现一个下降沿，因此QDQCQB要计满5就需要10个外部时钟CP，此时QDQCQBQA构成8421码十进制计数器。,电路中心 张咏梅 电子工程学院,74LS90,输出位序为QAQDQCQB,CP,QD,0,0,最高
4、位,最低位,CKB=CP， CKA=QD时，则每5个CP 使CKA=QD出现一个下降沿，因此QA逢5进1，此时QAQDQCQB构成5421码十进制计数器。,电路中心 张咏梅 电子工程学院,74LS90,74LS90逻辑符号,74LS90简化逻辑符号,清0,置9,单独使用,74LS90功能表,小圈表示在时钟下降沿动作,电路中心 张咏梅 电子工程学院,6.2 中规模同步计数器,由于同步计数器具有工作速度快，译码后输出波形好等优点，因此，应用十分广泛。,中规模同步计数器也具有多功能的特点：,1、计数方式（加/减计数）,双时钟方式：计数器有两个外部时钟输入端CP+和CP-，当外部时钟从CP+输入时，作
5、加法计数，当外部时钟从CP-输入时，作减法计数。没有接外部时钟的时钟端，应该根据器件的要求接0或者接1，使得这个输入端不起作用。,电路中心 张咏梅 电子工程学院,加减控制方式,J0=K0=1,加计数,减计数,连接关系,电路中心 张咏梅 电子工程学院,2、预置功能,预置有异步预置和同步预置两种方式。,异步预置与时钟无关，只要预置信号有效，立即实现预置，使每个触发器的输出等于它的预置值。,同步预置的实现是与时钟同步的，在预置信号有效之后，并不立即实行预置，而要到下一个时钟有效边沿到来时才完成预置功能。,电路中心 张咏梅 电子工程学院,3、复位功能,复位也称为“清零”，就是将计数器的状态复位到0状态
6、。复位是由复位控制端来控制的。,复位分为同步复位和异步复位两种方式。,异步复位与时钟无关，只要复位信号到达就立即复位。,同步复位除需要复位信号有效外，还必须有时钟的有效边沿到来才能实现复位。,电路中心 张咏梅 电子工程学院,4、进位、借位功能,当加法计数器进入最大状态（例如输出全1），会产生一个进位输出信号；,当减法计数器进入最小状态（例如输出全0），会产生一个借位输出信号。,进位借位输出一般都是宽度等于一个时钟周期的脉冲，但是，脉冲的极性(正脉冲或负脉冲)则要取决于具体的芯片，可从手册中的描述或功能表中获得。,电路中心 张咏梅 电子工程学院,5、计数控制,中规模计数器一般都有两个计数控制输入
7、端ENP和ENT (或 、 )，可以通过这两个输入来控制计数是否进行。,ENT或 还可以用来控制是否产生进位，只有当其有效时，计数器才能在一定状态下产生进位信号。,电路中心 张咏梅 电子工程学院,1、74LS1614位同步二进制计数器,异步清零(复位)端,计数时钟输入端,预置控制端,D0D3预置数据输入端,计数控制端,进位输出端,计数输出端,电路中心 张咏梅 电子工程学院,器件内部逻辑关系的分析,就使用中规模集成电路而言，不一定需要知道其内部的详细逻辑关系，但对器件内部逻辑图的分析可以更加清楚器件的特性和原理。,分析器件内部逻辑图的步骤：,1、写出各触发器的状态方程和电路的输出方程，一般是进/
8、借位的输出表达式。,2、根据功能表，把不同工作方式下的控制信号值代入状态方程和输出方程表达式，然后对各种不同的工作方式进行分析。,请同学们课后自己分析一下计数器的内部电路。,电路中心 张咏梅 电子工程学院,74LS161的功能表,异步清零，低电平有效,同步预置，低电平有效,加计数M=16,计数到Q3Q2Q1Q0=1111且ENT=1时，C=1，电路从1111状态返回0000状态，C端从高电平跳变至低电平。,电路中心 张咏梅 电子工程学院,十进制计数器74LS160,异步复位,同步预置,加计数M=10,计数到Q3Q2Q1Q0=1001且ENT=1时，C=1。,电路中心 张咏梅 电子工程学院,2、
9、74LS192可预置十进制可逆计数器,清零（复位）输入,加计数时钟输入,减计数时钟输入,预置控制输入,预置数据输入,计数输出,进位输出，1001后有负脉冲输出。,借位输出，0000后有负脉冲输出。,异步复位，高电平有效。,异步预置，低电平有效。,双时钟方式十进制可逆计数器，上升沿触发，采用8421码。,分开的进位输出和借位输出端。,电路中心 张咏梅 电子工程学院,74LS192的功能表,异步复位，高电平有效。,十进制8421码计数器,异步预置，低电平有效。,不用的时钟端应接“1”,进位输出在计数到1001且时钟为低电平时有负脉冲输出。,借位输出在计数到0000且时钟为低电平时有负脉冲输出。,电
10、路中心 张咏梅 电子工程学院,3、74LS169 可预置4位二进制可逆计数器,预置控制输入,加减控制输入,计数控制端,时钟输入,进/借位输出（负脉冲）,计数输出,同步预置，低电平有效。,没有复位输入，复位只能靠预置来实现。,加减控制型四位二进制可逆计数器，上升沿触发。,禁止端有一个为1，计数器就不工作。,预置数据输入,电路中心 张咏梅 电子工程学院,74LS169的功能表,同步预置，低电平有效。,M=16的加/减计数器,电路中心 张咏梅 电子工程学院,74LS169,为了更加清楚地说明器件功能，特别是各点波形之间的时间关系，手册上经常给出和器件有关的波形图。,电路中心 张咏梅 电子工程学院,74LS169的波形图,预置,加计数,减计数,禁止,1011,1011,0111,1111,0000,1000,0100,0100,1000,0000,1111,0111,1011,进位为负脉冲,借位为负脉冲,电路中心 张咏梅 电子工程学院,6.3 中规模计数器的应用,利用已有的模值为N的中规模计数器构成模值为M的任意进制计数器。,MN的情况,在模值为N的计数器的顺序计数过程中，设法跳过N-M个状态，就可以得到模为M的计数器。,方法,（1）复位法,（2）预置法,初始状态为复位状态,初始状态为预置状态,6.3.1 中规模计数器构成任意进制计数器,电路中心 张咏梅 电子工程学院,
