《eda技术与数字系统设计ppt教学课件-第5章 可编程逻辑器件》由会员分享，可在线阅读，更多相关《eda技术与数字系统设计ppt教学课件-第5章 可编程逻辑器件（189页珍藏版）》请在金锄头文库上搜索。
1、第5章 可编程逻辑器件,5.1 可编程逻辑器件的基本结构及分类 5.2 低密度可编程逻辑器件GAL 5.3 复杂可编程逻辑器件CPLD 5.4 现场可编程门阵列(FPGA)的基本结构 5.5 其他可编程器件,5.1 可编程逻辑器件的基本结构及分类,5.1.1 概述可编程逻辑器件是20世纪70年代发展起来的一种新型逻辑器件。它以其独特的优越性能，一出现就受到了人们的青睐。它不仅速度快、集成度高，并且几乎能随心所欲地完成用户定义的逻辑功能(do as you wish)，还可以加密和重新编程，其编程次数最大可达1万次以上。使用可编程逻辑器件可以大大简化硬件系统、降低成本、提高系统的可靠性、灵活性和
2、保密性。,5.1.2 基本结构及分类1. 基本结构PLD的基本结构如图5.1所示。电路的主体是由门构成的与阵列和或阵列，逻辑函数要靠它们实现。为了适应各种输入情况，与阵列的每个输入端都有输入缓冲电路，从而使输入信号具有足够的驱动能力，并产生原变量(A)和反变量()两个互补的信息。,图5.1 PLD的基本结构框图,2. PLD器件的分类1) 按可编程的部位分类如图5.1所示，在PLD的各个方框中，通常只有部分可以编程或组态。根据它们的可编程情况，一般分为以下几类：(1) 可编程只读存储器PROM(Programmable Read-Only Memory)： PROM的基本结构包括一个固定的与阵
3、列，其输出加到一个可编程的或阵列上。PROM大多用来存储计算机程序和数据，此时固定的输入用作存储器地址，输出是存储器单元的内容，如图5.2所示。,(2) 可编程逻辑阵列PLA(Programmable Logic Array)： PLA是由可编程的与阵列和可编程的或阵列构成的，在实现逻辑函数时有极大的灵活性，但是这种结构编程困难，且造价昂贵，如图5.3所示。,图5.2 PROM的阵列结构,图5.3 PLA的阵列结构,(3) 可编程阵列逻辑PAL(Programmable Array Logic)： PAL器件结合了PLA的灵活性及PROM的廉价和易于编程的特点。其基本结构包括一个可编程的与阵列
4、和一个固定的或阵列，其阵列结构如图5.4所示。,图5.4 PAL(GAL)的阵列结构,(4) 通用逻辑阵列GAL(Generic Array Logic)： GAL器件是在其他PLD器件的基础上发展起来的逻辑芯片，它的结构继承了PAL器件的与或结构，并在这一基础上有了新的突破，增加了输出逻辑宏单元(OLMC)结构。以上各种PLD的主要区别如表5.1所示。,表5.1 PLD 的 分 类,2) 按编程方法分类最初的ROM是由半导体生产厂制造的，阵列中各点间的连线用厂家专门为用户设计的掩膜板制作，因而称为掩膜编程，一般用来生产存放固定数据和程序的ROM等。由于设计掩膜成本高，有一定的风险，因此人们又
5、研制了一种熔丝编程的PROM，如图5.5所示，其中每个横线与纵线的交点处皆做有熔丝，因而任何一条横线与纵线都是相连的，编程时利用某一形式特殊的高幅度的电流将熔丝烧断即可。,图5.5 熔丝编程PROM示意图,图5.6 PN结击穿法PROM,第三类编程方式称为可擦除PROM，简称EPROM(Erasable Programmable ROM)，其编程“熔丝”是一只浮栅雪崩注入型MOS管，其结构如图5.7所示。编程时，在G2栅上注入电子来提高MOS的开启电压，从而达到编程的目的。,图5.7 EPROM的“熔丝”结构 (a) 结构图；(b) 逻辑符号；(c) EPROM的外形图,EPROM器件的上方有
6、一个石英窗(如图5.7(c)所示)，就是为擦去编程信息而设置的。擦除时将器件放在紫外线处照射20 min即可。正常运用时，应用黑色胶纸将其封住。另一种可擦除的PROM器件称为EEPROM或称E2PROM，它是一种电擦除的可编程器件，其编程“熔丝”与EPROM结构相仿。还有一种快闪存储器(Flash memory)，它是采用一种类似于EPROM的单管浮栅结构的存储单元，制成了新一代用电信号擦除的可编程ROM。,图5.8 SRAM的基本存储单元结构,综上所述，ROM的编程方法是按掩膜ROMPROMEPROME2PROM次序发展的。通常把一次性编程的(如PROM)称为第一代PLD，把紫外光擦除的(如
7、EPROM)称为第二代PLD，把电擦除的(如E2PROM)称为第三代PLD。第二代、第三代PLD器件的编程都是在编程器上进行的。在系统编程(ISP)器件的编程工作可以不用编程器而直接在目标系统或线路板上进行，因而称第四代PLD器件。,3) 按集成密度分类按集成密度分类，PLD可分为低密度可编程逻辑器件(LDPLD)和高密度可编程逻辑器件(HDPLD)。历史上，GAL22V10是低密度PLD和高密度PLD的分水岭，一般也按照GAL22V10芯片的容量区分为LDPLD和HDPLD。GAL22V10的集成密度根据制造商的不同，大致在500750门之间。如果按照这个标准，PROM、PLA、PAL和GA
8、L器件均属于低密度可编程逻辑器件(LDPID)，而EPLD、CPLD和FPGA则属于高密度可编程逻辑器件(HDPLD)，如图5.9所示。,图5.9 可编程逻辑器件的密度分类,(1) 低密度可编程逻辑器件(LDPLD)：低密度可编程逻辑器件包括PROM、PLA、PAL和GAL四种器件。(2) 高密度可编程逻辑器件(HDPLD)：高密度可编程逻辑器件包括EPLD、CPLD和FPGA三种器件。,20世纪80年代中期，Altera公司推出了一种新型的、可擦除的可编程逻辑器件，称为EPLD(Erasable Programmable Logic Device)，它是一种基于EPROM和CMOS技术的可编
9、程逻辑器件。EPLD器件的基本逻辑单位是宏单元。宏单元由可编程的与或阵列、可编程寄存器和可编程I/O三部分组成。宏单元和整个器件的逻辑功能均由EPROM来定义和规划。,5.2 低密度可编程逻辑器件GAL,5.2.1 GAL器件的基本结构GAL(Generic Array Logic)器件是美国晶格半导体公司(Lattice Semiconductor)于1983年推出的一种可电擦写、可重复编程，可设置加密的新型PLD器件。GAL器件采用电擦除技术，无需紫外线照射就可随时进行修改。由于其内部具有特殊的结构控制字，因而它虽然芯片类型少，但编程灵活、功能齐全。,GAL和PAL的与阵列是相似的，但或阵
10、列以及输出寄存器被输出逻辑宏单元OLMC(Output Logic Macro Cell)所取代了，其结构图如图5.10所示。,图5.10 GAL的结构框图,(1) 输入缓冲器：输入端为引脚29，共有8个输入。又因为输出端是具有反馈的，也可以用作输入端，所以可利用的输入端总数为16个。,图5.11 GAL16V8的电路结构图,(2) 与阵列：它包含有32列和64行的与矩阵，32列表示8个输入的原变量和反变量以及8个输出反馈信号的原变量和反变量，相当于有32个输入变量。64行表示8个输出的8个乘积项，相当于与矩阵有64个输出，即产生64个乘积项。可编程的与阵列有2048个可编程单元，图上表示为2
11、048个码点。(3) 输出逻辑宏单元(OLMC)：输出引脚为1219共8个。输出逻辑宏单元包括或门、异或门、D触发器、4个4选1多路选择器、输出缓冲器等。,(4) 输出电路：从宏单元中引出信号经过三态门缓冲加以输出。另外，还有系统时钟CP(引脚1)、输出三态公共控制端OE(引脚11)、电源VCC(引脚20)和公共地(引脚10)。OLMC的结构示意图如图5.12所示，其主要构成为或门G3，完成或操作。异或门G4完成极性选择。,因为异或门控制变量为0时输出与输入相同，所以当控制变量为1时，输出与输入相反。极性选择还可以用来实现所需的乘积项。GAL的输出只能实现小于8个乘积的函数，如果采用异或门，则
12、可以把大于8项，而每项只含一个变量的函数化简为一个乘积项。例如：,Y=A+B+C+D+E+F+G+H+I (5-1),(5-2),当输入大于8项(如式(5-1)时，可以通过输入端将其反变为式(5-2)输入，而逻辑功能不变，然后通过异或门G4再取反来还原成式(5-1)，从而完成大于8个项的乘积函数功能。,图5.12 输出逻辑宏单元结构图,在OLMC中还有D触发器和4个多路选择器，多路选择器的功能如下。(1) 乘积项输入多路选择器(PTMUX，Product Term Input Multiplexer)。PTMUX的数据信号分别来自地电平和本组与阵列的第一与项。 (2) 输出多路选择器(OMUX
13、)。OMUX的数据信号分别来自D触发器的Q端和异或门的输出。 (3) 三态多路选择器(TSMUX)。它用来从VCC、地电平、OE和第一与项这四路信号中选出一路信号作为输出三态缓冲器的三态控制信号。,(4) 反馈多路选择器(FMUX)。它用来从D触发器的端、本级输出、邻级输出和地电平这四路信号中选出一路作为反馈信号，反馈到与阵列。GAL16V8、GAL20V8系列器件的OLMC有寄存器模式、复杂模式和简单模式三种工作模式。用户通过输出引脚定义方程来设定OLMC的工作模式。OLMC三种模式又可细分成七种逻辑组态，如表5.2所示。,表5.2 三种模式和七种组态的关系,5.2.2 GAL器件的介绍1.
14、 GAL器件的命名方法及性能常用GAL器件一般可分为普通型、通用型、异步型和在系统可编程型4个系列。GAL器件的命名方法如图5.13所示。,图5.13 GAL器件命名方法,图5.14 GAL16V8的引脚图 (a) 双列直插式；(b) 托架式,表5.3 常用GAL器件的主要参数,2. GAL20V8GAL20V8与GAL16V8的主要区别是与门阵列的输入行从后者的32行增加为40行，每两行对应一个输入，故GAL20V8最大输入量为20个。而两者的OLMC都是8个，所以最大输出量都是8个。GAL20V8多了两个输入多路选择器IMUX，第一个IMUX用来选择引脚1或23作为输入，第二个IMUX用来
15、选择引脚13或14作为输入。除此以外，两者在特性方面没有区别。,由于结构上的变动，其行地址图和结构控制字的配置也略有变化。比如，行地址039对应于与门阵列的40个输入项，第40行为电子标签，第4159行为厂家保留地址，其他均相同。结构控制字除注意到引脚号的变化外，也没有什么区别。图5.15为GAL20V8的引脚图。,图5.15 GAL20V8的引脚图 (a) 双列直插式；(b) 托架式,3. GAL30V18GAL30V18是采用E2CMOS工艺、FPLA结构的新一代GAL器件。其与门阵列和或门阵列都可编程。图5.16是其引脚图，图5.17是其逻辑功能框图。GAL39V18包含10个可编程的输
16、出逻辑宏单元OLMC，8个可编程的状态逻辑宏单元SLMC，10个输入逻辑宏单元ILMC和10个输入/输出逻辑宏单元IOLMC。其中SLMC对外没有直接引脚，而是埋入式的，在逻辑设计时它只起中间变量的作用。两个时钟输入用以分别控制输入和输出宏单元。,图5.16 GAL39V18的引脚图,图5.17 GAL39V18的逻辑功能框图,4. ispGAL16Z8ispGAL16Z8是具有在系统可编程和实时在线诊断能力的器件。它可以不用专用的编程器而在用户系统中利用5 V电源随时进行编程。其擦写次数在1万次以上。芯片内部有一个电路用来产生必需的高压编程控制信号。,5.2.3 应用GAL的设计1. 设计说明基本逻辑门为：与门、或门、与非门、或非门、异或门和异或非门(同或门)。由于这个设计要求12个输入端，6个输出端，因此选用GAL16V8芯片。根据电路需要，把2个OLMC的引脚作为专用输入端，其他6个OLMC输出引脚作为专用组合逻辑输出，如图5.18所示。编程软件可自动处理这项工作。此外，由于GAL16V8具有可编程极性功能，输出电平可自行定义，因此本例采用高电平输出有效。,
