《器件goi及影响它的因素》由会员分享，可在线阅读，更多相关《器件goi及影响它的因素（37页珍藏版）》请在金锄头文库上搜索。
1、器件GOI及其失效原因分析,肖清华 有研半导体材料股份有限公司 Tel:010-82241104-216 ,GOI and the degradation-induced factors,2018/9/13,2,主要内容,MOS管结构及GOI定义 GOI失效缘由 GOI的评估 GOI的应变策略 未来的挑战,2018/9/13,3,MOS器件结构及基本工作原理,P,N,N,MOS,开关,栅氧化物,金属栅极,低电势,高电势,栅氧化物是MOS器件的“心脏”，它起到隔离金属栅极和电流运行沟道的作用。 栅极氧化物的隔离失效，栅极无法起到开启沟道导通的功能，MOS管失效,MOS管类似于一开关，其中的栅极电
2、压起着开关的作用。,源,漏,2018/9/13,4,GOI的定义,全称Gate Oxide Integrity，即栅氧化物完整性。它主要表明栅氧化物电学上“完整”。MOS器件失效的重要原因是栅氧化物的击穿。一定程度上而言，MOS器件可靠性的同义词就是GOI。,为了提高器件的速度，增大器件电流，降低阈值电压，栅氧化层厚度需要不断降低。栅氧化层越薄，对其品质要求就越严格，成功的栅氧化层必须具有很低的漏电流或很高的崩溃电场。,2018/9/13,5,GOI失效的缘由,理想MOS结构的栅氧化物是一绝缘材料，类似于平板电容器，横跨氧化物的电场可以表示为： EVg/d Vg为栅电压，d为平板间距离，即氧化
3、物厚度,当栅氧化物变薄的时候，对于某一固定的工作电压（5V，现在多为3.3V），其电场强度就增加了。或者，栅氧化物中存在缺陷，局部电场变化。如此一来，电子就可以tunneling产生漏电流或导致崩溃。,栅氧化物中的电场分布,2018/9/13,6,GOI失效的缘由,金属极,Si衬底,通过Fowler-Nordheim隧穿机制或热激发，电子由金属极直接进入氧化物的导带 他们在电场中得到能量，加速运动，并与氧化物晶格膨胀给出能量,损失的能量导致： 界面处Si-O键断裂，悬挂键在带隙中引入能级，可以俘获电子和空穴 引起钝化界面陷阱的H的释放； 导致界面处发生碰撞电离，产生更多的热电子和热空穴，空穴再
4、穿越到氧化物中，发生类似于电子的行为,载流子在氧化中的穿越,2018/9/13,7,GOI失效的缘由,虽然SiO2这种介电材料是绝缘体，其中一般不发生导电。然而一定条件下，该介电材料会发生击穿，导通电流。击穿类型可以分为本征击穿和非本征击穿。,电击穿：电子在栅氧化物中横跨电场作用下加速运动，与材料晶格碰撞。一般而言，栅氧化物的晶格有足够的能力容纳来自电子碰撞产生的能量。但是，在足够大的电场下，存在于栅氧化物中的电子可以获得较大的动能，引起晶格原子的电离，导致雪崩效应，材料中产生显著的电流。,本征击穿的机理有热击穿、电击穿和热电混合击穿。,热击穿：SiO2中有显著的电流通过时，焦耳热使材料温度升
5、高，反过来又促使电流增大，如此循环下去，在很短时间内SiO2发生局部或全部熔化、分解或挥发而损毁。材料热导率、环境温度、散热条件和电场的持续时间都会影响热击穿电场数值。,栅氧化物的击穿机理,2018/9/13,8,GOI失效的缘由,栅氧化物的击穿机理,非本征击穿：是由于SiO2中的针孔、微裂缝、纤维丝、杂质等引起的，是SiO2膜中薄弱环节处的击穿，不能反应SiO2膜本身的固有特征。,2018/9/13,9,GOI失效的缘由之:,可动离子电荷:主要是Na、K、H等正离子，它们在激活后将移向Si-SiO2界面附近，并在Si表面感应出负电荷，使MOS器件的阈值电压不稳定，还会降低SiO2的介电强度，
6、导致SiO2的过早击穿。,Al,固定氧化物电荷:来源是界面附加过剩硅离子，带正电，不受SiO2厚度、Si中掺杂程度以及界面能带弯曲和电势变化的影响。(111)(110)(100)。氧化温度高、氧化速率低、干氧化有利于这部分电荷的减少。,界面陷阱电荷:来源是Si和SiO2界面的不连续，导致界面处Si的悬挂键存在，它们在禁带中呈一些分离的或连续的能级或电子状态。半导体表面处的晶格缺陷、机械损伤和杂质污染都可以使界面陷阱电荷密度增加。它们会增加MOS管的阈值电压，降低表面沟道载流子迁移率和跨导，引起器件性能不稳定。该类电荷与衬底晶向有关，（111)(110)(100)。,氧化物陷阱电荷:来源是电离辐
7、射、雪崩注入或其它类似过程注入到SiO2中的空穴或电子。他是MOS管负偏压不稳定的原因之一，甚至会使有效沟道长度发生变化。,外表面正负离子:来源于制造过程中的沾污，主要是影响电极引线漏电。,Si-SiO2系统中的电荷,2018/9/13,10,GOI失效的缘由之： 颗粒,particle,硅片表面异质颗粒是栅氧化物中针孔缺陷形成的重要原因之一，因为它可以导致栅氧化物减薄，甚至穿透氧化物。 电力线在颗粒处汇集，导致此处电场显著增大，进而引发器件击穿。,2018/9/13,11,GOI失效的原因之：COP,什么是COP？,2018/9/13,12,GOI失效的原因之：COP,氧化物生长过程中，垂直
8、衬底面向的方向比垂直V型槽壁的方向生长快。因此，COP导致其内壁及其边缘氧化物厚度变薄，电场在此聚集，容易击穿。,COP对GOI的影响还取决于栅氧化物厚度，该厚度在40-50nm时，影响最大，而当厚度减至5nm左右时，COP的影响甚微。,2018/9/13,13,GOI失效的缘由之：氧沉淀,氧沉淀的影响在于诱发位错和层错等二次缺陷，增加漏电流,2018/9/13,14,GOI失效的缘由之：金属杂质,2003 ITRS指定Ca、Ba、Sr和Fe为GOI killer，它们的表面金属量不应大于5E9,Fe杂质影响GOI的原因在于Fe金属扩散到SiO2/Si界面形成沉淀，并可能刺入氧化物中。这导致氧
9、化物变薄，在沉淀尖端处电场增大。Fe在氧化物中还可形成与Fe有关的陷阱，或者分解氧化物，或者形成金属硅酸盐,Cu污染比Ni对GOI的影响更大。,2018/9/13,15,GOI失效的缘由之：有机物,有机物影响GOI的原因在于： 有机物对所覆盖区域起到掩蔽的作用，导致沉淀栅氧化物之前的原生氧化物去除不彻底，最终导致栅氧化物的不均匀 有机物热分解后容易与Si反应形成SiC沉淀，进而导致栅氧化物的局部变薄，易成为电场汇聚点，导致击穿,2018/9/13,16,影响GOI的因素之：表面形貌,硅片表面形貌依据横向空间波长可以分为：平整度、纳米形貌和表面微粗糙度。,2018/9/13,17,影响GOI的因
10、素之：表面形貌,平整度对光刻精确度有显著影响，但对GOI并未有特别直接的影响,2018/9/13,18,影响GOI的因素之：表面形貌,ITRS2003 revision版认为，正表面纳米形貌是最重要的形貌参数，它对器件的影响是两方面的。一个是光刻尺寸不均一，另一个是CMP工艺不均一。 双面抛光DSP可以比单面抛光SSP得到更好的平整度和纳米形貌。,2018/9/13,19,影响GOI的因素之：表面形貌,粗糙度 一般认为粗糙度对GOI的影响不明显，也有研究表明，虽然rms值对GOI没有显著影响，但最大P-V值与GOI损失有一定关联。,2018/9/13,20,GOI失效模式,A模式：击穿发生在电
11、场范围0-3MV/cm。这是瞬间失效，一般归因于针孔缺陷或重金属污染。 B模式：击穿发生在3-8MV/cm范围，主要归因于COP。表面呈V型槽的COP导致槽内和边缘氧化物薄于正表面的。 C模式：击穿发生在8-11MV/cm。初始材料表面附近氧沉淀是原因之一。 超过11MV/cm才击穿，氧化物可以说是理想的。,2018/9/13,21,GOI的评估,验证栅氧化物可靠性的常见方法：,Ebd(Electric field-to-breakdown):这是常使用的方法，给氧化物加上恒定或不断增加的电压，并测定电场，当电场超过一定值时发生击穿。 栅极电压偏移(gate voltage shift,VG)
12、：加一定电流到试片，量测栅极电压的变化量, VG= VG VG0 崩溃电荷Qbd(Charge-to-breakdown): 将电压加到MOS结构上，促使一可控制电流通过氧化物，即注入一定量电荷进入氧化物，直到它失效。电流密度J*时间JBD The time-dependent dielectric breakdown（TDDB)，这是判断氧化物介电质量的最有用也是最主要的方法。TDDB测量主要有四种不同的方式：Constant voltage(CVTDDB)， Constant Current (CCTDDB)， ramped voltage(SVTDDB， or V-Ramp)以及ramp
13、ed Current（SCTDDB or J-Ramp)。加电压或电流到试片，量测其崩溃所需的时间。常常需要利用外插法来预测其寿命长短。,TZDB(Time zero dielectric breakdown): 给试片的栅氧化物加上阶梯电压，直到漏电流大于某一数值或有一跳跃电流（称为硬击穿）。,2018/9/13,22,GOI的评估,2018/9/13,23,GOI的评估,Note: 对越来越薄的氧化物厚度，氧化物中陷阱密度减小，测试结构面积、所加电压/电流、极性等对得到的QBD等数据的影响要加以考虑。,面积的影响,温度的影响,2018/9/13,24,对策strategies,从初始材料形
14、成到MOS结构制备的基本流程,初始材料封装,栅前清洗,氧化物热生长,高温致密化,清洗,金属欧姆接触,单晶生长,切片,磨片,腐蚀,热退火,抛光,清洗,清洗,氧化物沉积,2018/9/13,25,对策,COP的本质：空位的聚集体，是晶体生长过程中特定热历史条件下形成的原生缺陷。它在11501080范围成核生长,2018/9/13,26,对策：,完美晶体生长 (OPTIA) 需严格控制 v/G 在临界值上下 10%,高温退火 Ar or H2下常规炉退火 (HAI and IG NaNa wafers). RTP处理结合 COPs 的预控制,外延薄膜沉积 (AEGIS, fLASH!, NaNa E
15、pi).,COP缺陷的控制和消除,2018/9/13,27,对策：洁净区和吸杂,氧沉淀、层错等微缺陷,PSG沉积、机械损伤、离子注入损伤、多晶硅、氮化物、激光损伤,H、He注入产生的空腔,2018/9/13,28,对策：外延,2018/9/13,29,对策：,真空封装，缩短硅片存储时间,硅片在存储6至18个月，硅片表面改变,严格控制硅片包装内的湿度，表面有机物、离子氧化物厚度、金属、及颗粒很稳定。,2018/9/13,30,对策：加强监控,TXRF：检测硅片表面金属颗粒，,ICP-MS：检测硅片金属颗粒和有机物,激光散射颗粒仪 ：检测表面颗粒和COP，可以分辨0.12um的颗粒,AFM ：表面
16、形貌，纵向分辨率可以达到0.11,SPV：检测硅片体内Fe含量，,2018/9/13,31,对策,COP测试原理,2018/9/13,32,未来的挑战,氧化物厚度变化趋势,氧化物介电层越来越薄-小于5nm。 栅导电机制将可能转为直接隧穿。 导电机制的转变可能导致新的失效模式。 栅氧化物可靠性更加容易受到整个工艺流程的影响，而不仅是氧化物生长步骤。 统计有效地表征栅氧化物可靠性将更困难,2018/9/13,33,未来的挑战,厚度,温度影响,2018/9/13,34,挑战,2018/9/13,35,挑战,2018/9/13,36,结论,GOI退化的根源是多方面的，既可能出现于芯片厂商处，也可能来自于材料供应商，这需要双方共同查找缘由。,谢谢,
