单片机硬件培训

《单片机硬件培训》由会员分享，可在线阅读，更多相关《单片机硬件培训（93页珍藏版）》请在金锄头文库上搜索。

1、SPCE061A单片机,制作人：学院物理系,2,3,SPCE061A单片机结构概览,4,SPCE061A时钟电路,看门狗Watchdog,单片机的并行I/O接口,时基与定时器,SPCE061A的ADC与DAC,凌阳SIO串行接口与UART,中断系统,unSP内核架构,5,unSP内核架构,16位数据总线 22位地址总线 算数逻辑单元ALU 16位算术逻辑运算 带移位操作的算术逻辑运算 16位X16位的乘法和内积运算,6,unSP内核通用寄存器,通用型寄存器R1R4 在unSP CPU（ISA1.1）中，集成了一组（4个）16位的通用寄存器：R1R4 数据运算或传送的源及目标寄存器 配对组成一个

2、32位的乘法结果寄存器MR 配对组成一个32位的内积结果寄存器MR,7,unSP内核寄存器,专用型寄存器 堆栈指针寄存器SP 基址指针寄存器BP(R5) 程序计数器PC 段寄存器SR CS：代码选择字段 DS：数据选择字段 C：进位标志位 Z：零标志位 N：负标志位 S：符号标志位,8,SPCE061A片内存储器映射,RAM、ROM统一编址。 2K word的SRAM。 片内32K Word Flash ROM。,9,堆栈为一种能按“先进后出”或“后进先出”规律存取数据的RAM区域，常称为堆栈区。 堆栈有栈底和栈顶之分，栈底有栈底地址标识，一般都是不变的，而栈顶一般由寄存器SP保存，故又称SP

3、为堆栈寄存器。 常用于寄存器的保护、数据的保护，以及函数调用时参数传递等。,堆栈,10,SPCE061A时钟电路,SPCE061A时钟电路采用晶体振荡器。右图为SPCE061A时钟电路的接线图。 外接晶振采用32768Hz。,11,PLL锁相环,PLL电路的作用是将系统提供的实时时钟的基频(32768Hz)进行倍频，输出系统时钟：Fosc,12,SPCE061A系统时钟,32768的实时时钟经过PLL倍频电路产生系统时钟频率(Fosc)，Fosc再经过分频得到CPU时钟频率(CPUCLK)。,13,系统时钟控制寄存器P_SystemClock,1：只有当b0b2同时被置为“1”时(即睡眠状态)

4、b4设置才有效。,14,CPU时钟设置对照表,15,PLL设置对照表,P_SystemClock b7b5位,16,SPCE061A的时钟,17,看门狗Watchdog,什么是看门狗（Watchdog）：一般MCU的看门狗相当于一个定时器，如果每隔一定时间不刷新定时器，它将溢出；而且大多数情况下溢出将复位系统。 有什么用： 错误恢复的“最后手段”； 降低间歇故障的有效手段； 提高整个系统的可靠性。,18,看门狗Watchdog,SPCE061A的清狗周期为0.75S； 清看门狗操作寄存器：P_Watchdog_Clear(0x7012H) 清狗操作：在每个0.75S的清狗周期里P_Watchd

5、og_Clear写入0x0001。,19,输入/输出（I/O）接口是CPU与外设间信息交换的桥梁，是一个过渡性的电路，在单片机中和CPU集成在一块芯片上。 介绍输入输出口的内容中，着重讲述SPCE061A单片机的较特殊的并行I/O结构，以及SPCE061A I/O口的特殊能力。,单片机的并行I/O接口,20,SPCE061A 并行I/O特性,独立的I/O口逻辑电平（VDDIO）可接VDDIO范围：3.35.5V。 多种输入方式悬浮、上拉、下拉输入方式，适应不同的外围器件对接口要求。 按位设置每一位I/O口可按位设置每一位的输入输出方式、状态。,21,IOA与IOB,两个并行16位I/O口 IO

6、A口 IOA0IOA6：7路普通AD输入端口 IOA0IOA7：触键唤醒功能 IOB口 外部中断输入 串行接口、 PWM输出等复用端口,22,I/O端口结构,23,I/O功能设置对照表,24,上下拉与悬浮,悬浮输入: 接其它IC的输出,如此不会影响速度 下拉输入: 有效电平为高且大部分的状态为低 假设外接key,且高电平时作用。 可以少接一下拉电阻.节省成本与加工。 上拉输入:有效电平为低且大部分的状态为高 假设外接key,且低电平时作用。 可以少接一上拉电阻.节省成本与加工。,25,Data与Buffer,P_IOA/B_Data(读/写) 读：读出是读I/O口管脚电平状态 写：写入是将数据

7、写入A口的数据寄存器P_IOA_Buffer (读/写) 读：是从A口数据寄存器内读其数值 写：将I/O口的数据向量写入I/O口的数据寄存器,管脚电平状态,26,IOA口特殊功能,IOA（7:0）键唤醒根据IOA低八位外接的电平状态唤醒单片机 IOA（6:0）普通AD输入通道 10位精度 此时打开的通道I/O口要为悬浮输入方式 电压输入范围：(AVSS-0.3V)to(AVDD+0.3V),27,IOB口相关寄存器,P_IOB_Data(读/写)(7005H) P_IOB_Buffer (读/写) (7006H) P_IOB_Dir(读/写)(7007H) P_IOB_Attrib(读/写)(

8、7008H)特殊功能复用,28,IOB口特殊功能,29,IOB口特殊功能,1口位默认为带下拉电阻的输入管脚。 2PWM：脉宽调制(Pulse Width Modulation) 。,30,PWM输出,IOB8 IOB9 普通I/O口 PWMA/B输出口（常用于电机的控制）需设置TA/BON(详见TimerA/B设置寄存器) TA/BON：的脉宽调制信号输出允许位。 TimerA/B溢出信号输出,31,32,33,时基与定时器,时基信号可提供常用的、现成的频率信号，完成部分定时器的功能。,34,SPCE061A的时基信号,选频逻辑TMB1为TimerA的时钟源B提供各种频率选择信号并为中断系统提

9、供中断源(IRQ6)信号。通过分频产生2Hz、4Hz、1024Hz、2048Hz以及4096Hz的时基信号，为中断系统提供各种实时中断源(IRQ4和IRQ5)信号。,35,时基信号发生器结构,36,时基信号设置寄存器,P_Timebase_Setup(0x700E) 选频逻辑,37,时基信号其它控制寄存器,P_Timebase_Clear(0x700f)设置该单元可以完成时基计数器复位和时间校准 其它时基信号直接设置相对应的IRQ中断，即可使用。,38,定时器/计数器,作用： 用来精确地确定某一时间间隔（定时器）。 用来累计外部输入脉冲个数，即可计算出所定时间的长度等（计数器）。 基本工作原理

10、： 当作定时器用时，在其输入端输入一系列周期固定的脉冲，根据定时器/计数器中累计或预先设置的脉冲个数，即可计算出所定时间长度。,39,SPCE061A的定时器/计数器,两个16位的定时/计数器：TimerA和TimerB 定时器溢出信号触发IRQ/FIQ中断 定时器溢出信号触发ADC或锁存DAC数据,40,SPCE061A的定时器/计数器,递增计数方式 自动重载定时器/计数器初始值 输出4位可调脉宽比PWM信号 溢出频率/2的方波输出 多种时钟源输入,多种时钟源输入,41,Timer A结构,42,Timer A相关寄存器,P_TimerA_Data(读/写)(700AH)TimerA的数据单

11、元，用于向16位预置寄存器写入数据(预置计数初值)或从其中读取数据。 P_TimerA_Ctrl(写)(700BH),43,Timer A PWM设置,44,Timer A PWM设置,45,Timer A 时钟源A设置,46,Timer A 时钟源B设置,47,Timer B结构,48,Timer B相关寄存器,P_TimerB_Data(读/写)(700CH)TimerB的数据单元，用于向16位预置寄存器写入数据(预置计数初值)或从其中读取数据。 P_TimerB_Ctrl(写)(700DH),49,SPCE061A的ADC,8通道10位模-数转换器。 7个通道（Line_IN）用于将模拟

12、量信号转换为数字量信号, 可以直接通过引线(IOA06)输入。 1个通道只作为语音输入通道，通过内置有自动增益控制放大器的麦克风通道(MIC_IN)输入。,50,SPCE061A的ADC,由数模转换器DAC0和逐次逼近寄存器SAR组成逐次逼近式模-数转换器。 硬件ADC的最高速率限定为(Fosc/32/16)Hz。,51,ADC相关寄存器,P_ADC(读/写)(7014H)该单元储存MIC输入的A/D转换的数据。P_ADC_Ctrl(读/写)(7015H)为ADC的控制端口,52,P_ADC_Ctrl设置对照表,53,P_ADC_MUX_Ctrl,P_ADC_MUX_Ctrl (读/写)(70

13、2BH)ADC多通道（Line_IN）控制是通过对P_ADC_MUX_Ctrl(702BH)单元编程实现的。,54,P_ADC_MUX_Ctrl设置寄存器,55,ADC Line_IN数据寄存器,P_ADC_MUX_Data(读) (702CH)P_ADC_MUX_Data单元用于读出LINE_IN7:110位ADC转换的数字数,56,Line_IN输入通道性能,信号输入电压范围AVSS-0.3VAVDD+0.3V 测量电压范围VEXTREF 0：使用默认基准电压0AVDDVEXTREF 1：使用外部基准电压0VEXTREF,57,Line_IN输入通道相关接口,输入端口IOA6:0，用到的相

14、应设为悬浮输入方式。 模拟地与IOA低八位地共用一个接地点。,58,SPCE061A的DAC,两路10DAC（DAC1、DAC2） AUD1和AUD2管脚输出 电流型DAC 03mA Vdd = 3.3V 02mA Vdd = 3.3V,59,DAC相关寄存器,P_DAC1(读/写)(7017H) 该单元为一个带10位缓存器(DAR1)的10位D/A 转换单元(DAC1)。用于向DAR1写入或从其中读出10位数据。,60,DAC相关寄存器,P_DAC2(读/写)(7016H) P_DAC2(写)：通过此单元直接写入10位数据到10位缓存器DAR2，来锁存DAC2的输入数字量值(无符号数)。P_

15、DAC2(读)：从DAR2内读出10位数据。,61,DAC控制寄存器,P_DAC_Ctrl(写) (702AH) DAC音频输出方式的控制单元。第58位用于选择DAC输出方式下的数据锁存方式；第3、4位用来控制A/D转换方式。第1位总为0 用于双DAC音频输出。,62,P_DAC_Ctrl设置对照表,63,凌阳SIO串行接口,SIO为凌阳科技定义的同步串行通讯接口 1位串行接口； 1个Clock（SCK）、1个Data（SDA）; 可设地址位数，或无地址模式；,64,SIO控制寄存器,P_SIO_Ctrl(读/写)(701EH) bit7：SIO复用脚使能； bit6：SIO读定控制； bit

16、3 4：SIO速率设置； bit0 1：SIO地址位数设置；,65,P_SIO_Ctrl设置对照表,66,P_SIO_Ctrl设置对照表,67,SIO数据与地址寄存器,P_SIO_Data(读/写)(701AH)该单元为接收/发送串行数据的缓冲单元 P_SIO_Addr_Low(读/写)(701BH) 串行设备起始地址的低字节(默认值为00H) P_SIO_Addr_Mid(读/写)(701CH)串行设备起始地址的中字节(默认值为00H) P_SIO_Addr_High(读/写)(701DH)串行设备起始地址的高字节(默认值为00H),68,SIO地址与数据寄存器,P_SIO_Data,P_SIO_ Addr_Low,P_SIO_Addr_ Mid,P_SIO_Addr_High,69,P_SIO_Start应用,P_SIO_Start(读/写)(701FH),70,P_SIO_Start读,