《计算机组成原理theprincipleofcomputer》由会员分享，可在线阅读，更多相关《计算机组成原理theprincipleofcomputer（48页珍藏版）》请在金锄头文库上搜索。
1、1,计算机组成原理 The Principle of Computer,主讲 陈付龙,西北工业大学计算机学院 （2007年5月）,计算机组成原理,西北工业大学计算机学院,2,第7章 总线技术,7.1总线概述 7.2总线的组成与结构 7.3总线的设计与实现 7.4总线与计算机系统 7.5常用总线举例,计算机组成原理,西北工业大学计算机学院,3,基本概念： 1.模块：实现具有某个（某些）特定功能的插件电路板，也叫功能部件、插件、插卡。如CPU模块、存储器模块、NIC、显示适配器、声卡等。 2.总线：构成计算机系统的互连机构，是多个模块之间总线是构成计算机系统的互连机构，是多个模块之间进行数据传送的
2、共享的公共通路,7.1总线概述,7.1.1采用总线实现互联的优势 7.1.2总线的分类 7.1.3总线标准 7.1.4总线的性能,计算机组成原理,西北工业大学计算机学院,4,7.1.1采用总线实现互联的优势,1.减少各个部件之间的连线数量，降低成本,全互联方式 线路数=n(n-1)/2,总线方式 线路数=1条总线，n条支线,计算机组成原理,西北工业大学计算机学院,5,7.1.1采用总线实现互联的优势,2.为了方便系统的构建、扩充系统性能和便于产品更新换代,全互联方式,总线方式,新模块,计算机组成原理,西北工业大学计算机学院,6,7.1.2 总线的分类,1.按总线所承担的任务 内部总线：实现主机
3、系统内部各功能模块之间的互联 外部总线：实现主机系统与外部设备或其它主机系统的互联 设备总线：连接主机系统与外部设备 2.按总线所处的物理位置 芯片内总线：实现芯片内部模块之间的连接，如CPU内部的总线 模块（板）内总线：实现模块上各集成电路芯片之间的互联 模块（板）间总线：实现各功能模块（CPU，主存，I/O接口卡）之间的互联，又叫系统总线 外部总线：计算机系统之间或计算机系统与其它系统之间的通信总线,计算机组成原理,西北工业大学计算机学院,7,7.1.2 总线的分类,3.按总线传送的信息类型： 地址总线AB 数据总线DB 控制总线CB 4.按总线一次传送的数据的位数： 串行总线：一次仅传送
4、一位，仅需设置一根数据线 并行总线：一次仅传送多位，需设置多根数据线 5.按总线操作的定时方式： 同步总线 异步总线,计算机组成原理,西北工业大学计算机学院,8,7.1.3 总线标准,标准：描述了设备设计、生产和使用时应遵循的一系列规范。 （1）逻辑规范：引脚信号的功能描述，包括信号的含义、信号的传送方向（发送、接收或双向）、有效信号所采用的电平特性（高/低电平，正/负脉冲）及是否有三态能力等。 （2）时序规范：描述各信号有效/无效的发生时间以及不同信号之间相互配合的时间关系。 （3）电器规范：各信号所采用的电平标准（电压）和负载能力（驱动能力）。 （4）机械规范：插槽/插头或插板的结构、形状
5、、大小方面的物理尺寸、接插件的机械强度；总线信号的布局、引脚信号的长度、宽度及间距等。 （5）通信协议：定义数据通过总线传输时采用的连接方法、数据格式、发送速度等。,计算机组成原理,西北工业大学计算机学院,9,7.1.3 总线标准,标准的制定： 1.标准化组织国际标准 ISO（International Standard Organization） IEEE（Institute for Electrical and Electronic Engineers） ANSI（American National Standards Institute） 2.设备制造商事实标准,计算机组成原理,西北工业
6、大学计算机学院,10,7.1.4总线的性能,1.总线的带宽：单位时间内传输的最大数据量（单位：MB/s） 2.总线宽度：一个总线所设置的通信线路（线缆）的数目，即用于传送数据的信号线数目（单位：bit） 3.总线的时钟频率 4.总线的负载能力：限制在总线上可以连接的模块数量,计算机组成原理,西北工业大学计算机学院,11,7.2总线的组织与结构,7.2.1总线的组成 7.2.2总线的结构,计算机组成原理,西北工业大学计算机学院,12,7.2.1总线的组成,组成： 信号线：DB，AB，CB 总线控制器,CPU,M1,Mn,I/O1,I/On,AB,DB,计算机组成原理,西北工业大学计算机学院,13
7、,7.2.1总线的组成,1.数据总线：传送数据 （1）双向传输 （2）数据线的数目一般与计算机字长相同 （3）采用具有三态能力的电路 一般门与其它电路的连接,无非是两种状态,1或者0,三态门除了有这两种状态以外还有一个高阻态,就是高阻抗.相当于该门和它连接的电路处于断开的状态。主要是用于总线的连接。,C=1，Y=A C=0，Y高阻,A,Y,C,C,A,Y,计算机组成原理,西北工业大学计算机学院,14,7. 2.1总线的组成,2.地址总线：传送地址 （1）单向传输 （2）地址线的数目决定寻址能力的大小,MEM,I/O,CPU,CS,CS,片选,接口寄存器,MAR,MDR,MAR,MDR,地址,计
8、算机组成原理,西北工业大学计算机学院,15,7. 2.1总线的组成,3.控制总线：传送控制信号和接收状态信号 （1）单向传输 （2）控制线的类型和数目取决于总线类型 存储器写信号：将DB上的数据写到指定的存储单元中 存储器读信号：将从指定的存储单元中读出的数据放到DB上 I/O写信号：将DB上的数据写到指定的I/O接口数据寄存器中 I/O读信号：将从指定的I/O接口数据寄存器中读出的数据放到DB上 传输应答信号（ACK）：指示数据已被接收或已放到DB上 总线请求信号：指示一个模块需要获得总线的控制权 总线授予信号：指示请求总线的模块已经获得了总线控制权 中断请求信号：指示在在请求一个中断 中断
9、应答信号：指示先前请求的中断已经被响应 时钟信号：用于使使用总线的各模块上的操作实现时间上的同步 复位信号：使总线上的各模块初始化,计算机组成原理,西北工业大学计算机学院,16,7. 2.1总线的组成,针对总线的所有操作必须遵循总线的使用规则：,获得总线,通过总线传送数据,释放总线,发送方,获得总线,通过总线接收数据,释放总线,接收方,总线控制器,计算机组成原理,西北工业大学计算机学院,17,7. 2.1总线的组成,4.总线控制器：控制和分配总线的使用 （1）总线系统的资源分配与管理。负责向使用总线的模块分配中断向量号、DMA通道号以及I/O端口地址等资源 （2）提供总线定时信号脉冲 （3）负
10、责总线使用权的仲裁 （4）负责实现不同总线协议的转换和不同总线之间传输数据的缓冲,计算机组成原理,西北工业大学计算机学院,18,7. 2.1总线的组成,5.总线上的设备 （1）按逻辑功能分类： 主设备：总线操作发起者，负责总线控制 从设备：被操作对象，不能引发总线操作 （2）按在信息交换中的地位 总线源设备：发送数据的设备 总线目的设备：接收数据的设备,计算机组成原理,西北工业大学计算机学院,19,7.2.2总线的结构,BUS,计算机组成原理,西北工业大学计算机学院,20,7.3 总线的设计与实现,计算机组成原理,西北工业大学计算机学院,21,7.3.1总线的设计要素,计算机组成原理,西北工业
11、大学计算机学院,22,7.3.1总线的设计要素,1.信号线的类型 专用信号总线：只实现一个规定功能或专用于一类特定计算机系统组件 复用信号总线：在一根信号线上定义多种意义的信号或用于多个（类）总线设备 【例如】地址/数据线分时复用,地址有效信号线,地址/数据分时 复用信号线,时间,总线周期,总线时段,总线时段,优点：信号线少，成本低； 缺点：总线时序复杂，性能低,计算机组成原理,西北工业大学计算机学院,23,7. 3.1总线的设计要素,2.总线仲裁的方法 总线仲裁：根据连接到总线上的各模块所承担的任务的轻重缓急，预先或动态赋予它们不同的使用总线的优先级，以便在多个模块同时请求使用总线时，总线仲
12、裁电路选出当前优先级最高的赋予其总线控制权。,计算机组成原理,西北工业大学计算机学院,24,7. 3.1总线的设计要素,（1）集中仲裁：一个仲裁电路 优点：系统模块化程度高，电路设计简单；缺点：系统可靠性差 （2）分布仲裁：无专门仲裁电路，靠发请求的设备共同决定控制权,集中式 总线 仲裁器,总线,设备1,设备2,设备n,总线请求线n,总线应 答线2,总线请 求线2,总线应答线n,总线请 求线1,总线应 答线1,集中式并行总线仲裁,计算机组成原理,西北工业大学计算机学院,25,7. 3.1总线的设计要素,（3）并行仲裁：设备与总线仲裁电路之间均有独立的请求线和允许线 优点：速度快，优先级设置灵活
13、；缺点：线路多，电路复杂，可靠性低 （4）串行仲裁：设备共用一条请求线和一条允许线,总线 仲裁器,总线,设备1,设备2,设备n,总线请求线,串行总线仲裁,总线忙信号线,计算机组成原理,西北工业大学计算机学院,26,7. 3.1总线的设计要素,（5）固定优先级：不可动态改变优先级 （6）动态优先级：可动态改变优先级,计算机组成原理,西北工业大学计算机学院,27,7. 3.1总线的设计要素,3.总线定时方法 （1）同步定时：总线上所有事件的发生都要由一个时钟脉冲序列控制来定时，优点是电路简单，缺点是 操作定时不灵活,T1,T2,T3,状态信号,地址信号,输入的有效数据,输出的有效数据,总线时段,时
14、钟信号线,状态信号线,地址信号线,地址有效 信号线,数据线,读信号线,数据线,写信号线,读周期,写周期,时间触发,计算机组成原理,西北工业大学计算机学院,28,7. 3.1总线的设计要素,把主存单元的地址放到地址总线上， 把某些状态信息发送到状态信号上,处理机,通过地址有效信号线发出地址有效信号,主存,对地址总线上的地址进行译码,通过读信号线发出读有效信号,读出相应单元数据并放到数据总线上,获取数据总线上的数据,撤消状态信号，地址信号和读信号,撤消数据信号,同步定时方式下总线读操作,计算机组成原理,西北工业大学计算机学院,29,7. 3.1总线的设计要素,把主存单元的地址放到地址总线上， 把某
15、些状态信息发送到状态信号上,处理机,通过地址有效信号线发出地址有效信号,主存,对地址总线上的地址进行译码,通过写信号线发出写有效信号,撤消状态信号，地址信号， 数据信号和写信号,从数据总线上复制数据到目标单元中,同步定时方式下总线写操作,将数据信号放到数据总线上,计算机组成原理,西北工业大学计算机学院,30,7. 3.1总线的设计要素,（2）异步定时：总线上一个事件的动作发生与否，依赖于前一个事件动作的执行情况,异步 方式 下的 读 总线 周期,状态信号线,地址信号线,读信号线,数据线,应答信号线,异步 方式 下的 写 总线 周期,状态信号线,地址信号线,写信号线,数据线,应答信号线,状态信号,状态信号,地址信号,地址信号,有效数据,有效数据,事件触发,计算机组成原理,西北工业大学计算机学院,31,7. 3.1总线的设计要素,把主存单元的地址放到地址总线上， 把某些状态信息发送到状态信号上,处理机,主存,对地址总线上的地址进行译码,
