《卫恒电路CAD课程设计报告模板》由会员分享，可在线阅读，更多相关《卫恒电路CAD课程设计报告模板（15页珍藏版）》请在金锄头文库上搜索。
1、 电路电路 CADCAD 课程设计报告课程设计报告设计题目： 数字式竞赛抢答器 专业班级： 电信 0903 班 学 号： 2009001309 学生姓名： 卫 恒 同组学生： 闫继开 2数字式竞赛抢答器摘摘 要要该数字式竞赛抢答器主要由 74 系列集成电路组成，主要具有抢答功能、定时、报警和第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，扬声器发出抢答提示音，如果参赛者按下抢答开关，则组别显示电路显示出抢答者的组别。此时，电路具备自锁功能，使别组的抢答开关不起作用。若在规定的时间无人抢答，则输入电路被锁定所有参赛者都不能进行抢答。AbstractThe digital ans
2、wering racer is mainly composed of 74 series integrated circuits.，with functions of responder function, timing, fixed time the warning function,and the first vies to answer first signal identification and latch. When the compere reset the system and give commands and instructions, the speaker sound
3、to prompt vies to answer first. If a competitor pushed the answer button, this indicator is using group showed that circuit of vies to answer first group. At this time, the circuit with self-locking function, make the responder groups dont switch doesnt work.The input circuit will be locked if there
4、 is nobody press the button in the prescript time.3目 录电路 CAD 课程设计报告1摘 要2Abstract.2一、设计任务与要求4二、方案设计与论证4三、单元电路设计与参数计算61. 我所设计的单元电路是计时电路、编码和译码电路和抢答提示电路.61.1 计时电路61.2 编码和译码电路71.3 抢答提示电路82、其他单元子电路92.1 锁存电路.92.2 秒脉冲发生电路93、抢答器总的仿真原理图104. 电路总结.11四、总原理图及元器件清单111总原理图112工作原理说明123PCB 的设计134元器件清单134五、结论与心得14一、设计
5、任务与要求一、设计任务与要求在一些比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台竞赛抢 答器，在规定的抢答时间内，判断出第一个抢答者，并通过数显、灯光及音响等多种手段指 示出来。本题要求是： 1. 设计一个可容纳八组同时参加比赛的抢答器，每组设置一个抢答按钮和一个抢答指示 灯。 2. 给节目主持人设置一个控制开关，用来控制系统的清零及抢答的开始。 3. 在主持人将系统复位并发出抢答指令后，若某组参赛队首先按下抢答开关，则该组指 示灯打亮并用组别显示电路显示出抢答者的组别号，此时，系统通过控制电路将抢答信号立 即锁存，抢答器不在接收其他组的输入信号。优先抢答的组别号一直保持到主
6、持人将系统清 零为止。 4. 抢答器具有定时抢答功能，一次抢答时间可由主持人设定（如 30s） 。当主持人按下开 始键后，要求定时器立即进行倒计时，并用显示器进行显示，同时扬声器发出短暂声响，声 响持续时间为 0.5s 左右。 5. 在设定的时间内抢答者回答完毕，抢答有效，定时器停止工作。如果定时抢答时间已 到，却没有参赛者抢答，则本次抢答无效，系统封锁输入电路。二、方案设计与论证二、方案设计与论证本题的基本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可用触发器 或锁存器等。在得到第一信号后应立即将电路的输入封锁，使得其他组的抢答信号无效。同 时还必须注意，第一抢答信号应该在主持人
7、发出抢答命令之后才有效，否则应视为提前抢答 而犯规。 当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也 可以用发光二极管直接显示出组别，还可用鉴别出的第一抢答信号控制一个具有两种工作频 率交替变化的音频振荡器工作，使其推动扬声器发出两秒笛音音响，表示该题抢答有效。 方案一、基于单片机实现数字式竞赛抢答器 系统原理框图：5单 片 机键盘输入电路时钟电路复位电路LED显示 驱动电路蜂鸣电路电源电路LED显示图 1 数字式竞赛抢答器原理 电路工作原理说明：（1）单片机复位电路：复位是单片机的重要操作内容，复位功能是系统正常运行的先决 条件。 （2）键盘电路：键盘是单片机应
8、用系统最常用的输入设备，操作人员可以通过键盘向单 片机系统输入指令、地址和数据，实现最简单的人机通信。 （3）选手抢答电路：本设计要求设计可供 8 名选手抢答的抢答器，可选用矩阵键盘独立 式行列键盘。 （4）主持人控制电路：它由主持人控制，用于控制开始、停止抢答、采用功能按键实现。（5）显示驱动电路：在单片机设计中，由于单片机端口有限，所以采用动态控制显示方式。 方案二、基于 IC 芯片实现数字式竞赛抢答器自锁控制第一抢答 信号鉴别定时器组别显示音频电路定时 电路定时显示抢答按键 开关主持人 控制开关秒脉冲 产生电路图 2 数字式竞赛抢答器原理框图6（1）自锁控制电路：在得到第一信号后立即封锁
9、输入电路。 （2）第一抢答信号鉴别电路：鉴别第一抢答输入信号。 （3）时钟电路：产生定时器需要的秒脉冲。 （4）显示电路：包括定时显示和组别显示。 （5）音频电路：主持人按下开关开始答题时由蜂鸣器发出警告。 （6）开关电路：由主持人控制开关和选手抢答开关组成。第一种方案选择基于单片机设计抢答器电路，第二种方案选择基于 IC 芯片设计。相比较 而言，基于单片机的话主要在于软件的编程，单片机的外围硬件电路要少一些，容易实现的 功能也要多一些。但是，考虑到此次课程设计为电路 CAD 课设和仿真的可实现性，选择基 于 IC 芯片设计虽然连线较为复杂，但是有更大的锻炼价值，综合利弊，我们组选择了方案二。
10、三、单元电路设计与参数计算三、单元电路设计与参数计算1. 我所设计的单元电路是计时电路、编码和译码电路和抢答提示电路我所设计的单元电路是计时电路、编码和译码电路和抢答提示电路1.1 计时电路计时电路抢答器的计时电路采用的是减法计时电路，选用十进制可逆计数器 74LS192 完成该功 能。该芯片具有双时钟输入，并具有清除和置数等功能，便于实现定时的时间的重置。74LS192 的真值表：输入 输出MRPLUPDND3D2D1D0Q3Q2Q1Q01000000dcbadcba011加计数011减计数TCP 为非同步进位输出端，有进位时，产生脉冲信号TCD 为非同步借位输出端，有借位时，产生脉冲信号原
11、理图及仿真结果：7原理说明：通过对 PL 端的控制，可实现重置数。开关置于 VCC 时，对计数器进行置 数为“10” ；开关置于 GND 时，计数器开始进行减计时。在抢答器中，我们通过控制右侧 74LS192 的脉冲输入来控制的停止。使用输出信号来控制计数时间完成时，电路禁止抢答的 功能。可以改进的地方：可以讲 74LS192 的输入信号用开关来控制，就能实现可调整时间的 减计时功能。1.2 编码和译码电路编码和译码电路编码芯片我们采用了 74LS148 优先编码器，可以实现对八路信号进行优先编码,可优先 对高位的低电平优先编码。其真值表如下：输入输出EII0I1I2I3I4I5I6I7A2A
12、1A0GSEO1xxxxxxxx11111011111111111100xxxxxxx0000010xxxxxx01001100xxxxx011010100xxxx0111011100xxx01111100100xx011111101100x011111111010001111111111108EI 为高电平，不能进行译码，所以电路中接地。 译码芯片使用了 74LS48，能够直接驱动共阴极七段数码管。74LS48 除了有实现 7 段显 示译码器基本功能的输入（ABCD）和输出端外（QAQG） ，74LS48 还引入了灯测试输入端 （LT）和动态灭零输入端（RBI） ，以及既有入功能又有输出功能
13、的消隐输入/动态灭零输出 （BI/RBO）端。通过控制 74LS148 的各种特殊输入端，可实现多种用途。 原理图及仿真结果：原理说明：74LS148 优先对高位的低电平进行编码，如原理图中对“6”进行编码为“001” ，再经反向器输入到译码芯片 74LS48 实现译码输出。抢答器的设计中，由于对第“0”组的编码译码结果为“0” ，所以我们通过控制 74LS48 的 BI/RBO 使得在“复位”状态下，数码管不显示任何数字。1.3 抢答提示电路抢答提示电路该部分电路要完成在开关闭合后，实现一定时间的定时功能。即设计一个边沿触发型的 单稳态触发电路。该部分电路，采用了芯片 74121，更改外围电
14、路该芯片可以分别实现下降 沿和上升沿触发的单稳态电路。电路原理图及仿真结果：元件参数：脉冲持续时间 t=0.7RC，要定时 0.5s，先选定 C=10u，然后可确定R=75k。9原理说明：该电路为下降沿触发的单稳态电路，当开关由 VCC 置道 GND 时，产生 0.5s 的脉冲，用来驱动扬声器发声，完成抢答开始的提示功能。2、其他单元子电路、其他单元子电路2.1 锁存电路锁存电路锁存电路是利用来锁存器芯片来锁定抢答器的输出端来实现第一抢答信号的锁定功能。 当参赛者有开关按下时，74LS373 芯片的 LE 端变为低电平，锁存器的输出端不再随输入端 信号的变化而变化。如果定时时间到的话，会使锁存
15、器的 OE 端口变为低电平，使得锁存器 的所有输出口变为高阻状态，所有的抢答开关都无效。原理图及仿真结果：2.2 秒脉冲发生电路秒脉冲发生电路秒脉冲发生电路用来为数字抢答器提供频率为 1Hz 的时钟信号，一般可以采用石英晶 振搭建电路也可以使用 555 定时器搭建电路，我们采用了更为熟悉的经典的 555 定时器搭建 多谐振荡器来实现。103、抢答器总的仿真原理图、抢答器总的仿真原理图114. 电路总结电路总结我们在参考电路的基础上，将锁存电路 74LS273 换成 74LS373，是控制更加灵活和方 便；将没有进行抢答时锁存输出的低电平改为高电平，去掉了原电路中输出端的反向器，简 少了芯片的使
16、用；增加了两路抢答功能，对显示部分设计了编码和译码部分；同时在原有电 路的基础上新增加了秒脉冲发生电路，提示抢答电路和定时抢答部分。此外，我们还可以将 74LS192 的 D0D3 改成手动的输入，这样就能改变定时时长 （电路中没有画出） 。四、总原理图及元器件清单四、总原理图及元器件清单1总原理图总原理图D03Q02 D14Q15 D27Q26 D38Q39 D413Q412 D514Q515 D617Q616 D718Q719OE1 LE11U1274LS373010 111 212 313 41 52 63 74EI5EO15A9 B7 C6GS14U1474LS14812U15A74LS0434U15B74LS0456U15C74LS04A7 B1 C2 D6LT3 BI/RBO4 RBI5GND8a13 b12 c11 d10 e9 f15 g14VCC16U1674LS48abfcgdeD
