《常用组合逻辑功能器件》由会员分享，可在线阅读，更多相关《常用组合逻辑功能器件（73页珍藏版）》请在金锄头文库上搜索。
1、4.1 编码器4.2 译码器/数据分配器4.3 数据选择器4.4 数值比较器4.5 算术运算电路,第四章 常用组合逻辑功能器件,（Combinational Logic Function Devices in common use）,4.1编码器,4.1.1编码器定义与功能,编码 将某一特定的逻辑信号变换为二进制代号(码)。,能够实现编码功能的逻辑部件称为编码器。,例：键盘输入8421 BCD 编码器,当S0S9中有一个为0时，GS=1,当S0S9中均为高电平时，GS=0,十按键8421 BCD 编码器功能表,优先编码器,优先编码器是针对当两个以上输入事件同时发生给输出造成 的混乱而提出，比如
2、两个按键同时按下时将引起的输出混乱,当两个以上输入事件同时发生时，规定其中一个优先于其他事件,这种优先，将根据轻重缓急，预先规定的操作顺序来确定,4线-2线优先编码器功能表,例：4线-2线优先编码器:,当I3为1时，不管其他输入如何，输出只取决与I3，由此可见，I3的优先级别最高,由表中可见，优先级别依次为I3、I2、I1、I0,4线-2线优先编码器功能表,4线-2线无优先编码器功能表,( ),4.1.2 集成电路编码器,两种常用的集成电路编码器,8线-3线优先编码器,74148,74148 功能表,74148 真值表,EWB,74148输出逻辑表达式,(与或式与或非式),编码器的应用:编码器
3、的扩展、组成8421BCD 编码器等。,用两片74148优先编码器串行扩展实现的16线4线优先编码器。,1 1 1 1 1 1 1 1,0,0,1 1 1 1,1,0,1,0,0,1,0,0 0 1 1,0,0,1,1,0,1 1 1 1,4.2 译码器/数据分配器,4.2.1 译码器的定义与功能,译码是编码的逆过程，它是将输入代码转换成特定的输出信号。能实现这种译码功能的逻辑电路称为译码器。,译码器可分为唯一地址译码器和代码变换器两种类型。,例：试设计一个二位二进制代码译码器，用与非门实现。,解：（1）分析要求,注意：由于用与非门，要低电平有效。,2线4线译码器功能表,（2）列真值表,（3）
4、化简,2线4线译码器真值表,（4）画逻辑电路图,4.2.2 集成译码器,一、74138集成译码器,有3个使能输入端：,G1G2AG2B,=1=0=0,工作状态,74138集成译码器功能表,逻辑表达式:,由表中的红色包围圈可得：,由表中的蓝色包围圈可得：,所以，3线-8线译码器能产生3变量函数的全部最小项，利用这一点能够方便地实现3变量逻辑函数。,此处，还可进行译码器的扩展、构成数据分配器。,例：试用译码器和门电路实现逻辑函数：,解：将逻辑函数转换成最小项表达式， 再转换成与非与非形式。,=Y3+Y5+Y6+Y7,用一片74138加一个与非门就可实现该逻辑函数。,二、二十进制译码器,7442二十
5、进制译码器的真值表,7442二十进制译码器的逻辑图,三、七段显示译码器,数码显示的方式,将不同字符的电极重叠起来,由一些按一定规律排列的可发光的点阵所组成,由分布在同一平面上的若干发光段组成,按发光物质分：发光二极管(LED)式、荧光式、液晶显示等。,1七段式LED显示器,LED显示器有两种结构：,共阳极：,共阴极：,7448是一种与共阴极数字显示器配合使用的集成译码器。,2七段显示译码器7448,7448七段显示译码器功能表,7448的逻辑功能：,（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。,（2）灭零
6、。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码，如果此时输入RBI =0 ，则译码器的ag输出全0，使显示器全灭；所以RBI 称为灭零输入端。,（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。,（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。,作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为动态灭零输出端。,作输入使用时，如果BI=0时，不管其他输入端为何值，ag均
7、输出0，显示器全灭。因此BI称为动态灭零输入端。,EWB,例：7448多位数字译码显示,第1、2、3片的RBI=0，而且DCBA=0000，满足灭零条件，二极管处于熄灭状态,其余的RBI=1，都能够按输入的BCD码正常译码，并点亮各段电极，所以显示分别为1、9、9、1,4.2.3 数据分配器,数据分配器是一种实现“将一个数据源来的数据根据需要送到多个不同的通道上去”的逻辑电路，它可以用唯一地址译码器实现。,3-8线译码器,例：选74138作为数据分配器,因此，当地址CBA=010时只有输出端Y2得到与输入相同的数据波形,当G1=1，CBA=010时有：,此时其余输出端均为高电平,74138功能
8、表,74138作为数据分配器时的功能表,4.3 数据选择器,4.3.1 数据选择器的定义及功能,多个输入一个输出：把多个通道的数据有选择地传送到唯 一的公共数据通道上。,2n选一数据选择器，,有4选一、8选一、16选一。,4选1数据选择器工作原理,4选1数据选择器工作原理,4选1数据选择器工作原理,4选1数据选择器工作原理,4选1数据选择器工作原理,G=1时，所有与门均被禁止,4选1数据选择器功能 表,4选1数据选择器工作原理,4.3.2 集成电路数据选择器,74LS151集成电路数据 选择器的功能,具有3位地址码 8个数据源 两个互补输出端电路的基本结构为“与或非”,式中mi为CBA的最小项
9、如CBA=010时，m2为1， 故 Y=D2,集成数据选择器74LS151的功能表,2. 74LS151集成电路数据选择器的的应用,(1) 功能扩展,1位多位数据选择器,如图所示，两片1位8选1数据选择器的使能端并联在一起，同时相应的选择输入端也并联在一起，组成了一个2位8选1数据选择器。,用两片74LS151组成16选1数据选择器,将使能端G作为高位地址选择输入端，增加了一个地址选择输入端。,(2) 逻辑函数产生器,已知逻辑函数，利用数据选择器构成函数产生器。其步骤是： 将函数变换成最小项表达式 根据最小项表达式确定各数据输入端的二元常量,从图中可见，当使能端G=0时，Y是C、B、A和输入数
10、据D0D7的与或函数,将地址信号C、B、A作为函数的输入变量，数据输入D0D7 作为控制信号，控制各最小项是否出现。使能端G始终保持低电平，就可将8选1的数据选择器作为3变量 的函数产生器。,例：试用8选1数据选择器74LS151产生逻辑函数,将上式变换成最小项表达式：,= m3D3+m5D5+m6D6+m7D7,例：试用8选1数据选择器74LS151产生,解：,可得真值表如下：,解：,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1个3位二进制计数器组成的电路可实现该功能。,D0,0 0 0,0 0 0,0,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选
11、择器和1个3位二进制计数器组成的电路可实现该功能。,D1,0 0 1,0 0 1,1,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1个3位二进制计数器组成的电路可实现该功能。,D2,0 1 0,0 1 0,0,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1个3位二进制计数器组成的电路可实现该功能。,D3,0 1 1,0 1 1,0,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1个3位二进制计数器组成的电路可实现该功能。,D4,1 0 0,1 0 0,1,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1
12、个3位二进制计数器组成的电路可实现该功能。,D5,1 0 1,1 0 1,1,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1个3位二进制计数器组成的电路可实现该功能。,D6,1 1 0,1 1 0,0,(3) 实现并行数据到串行数据的转换,例如：用一个8选1数据选择器和1个3位二进制计数器组成的电路可实现该功能。,D7,1 1 1,1 1 1,1,4.4 数值比较器,4.4 .1 数值比较器的定义与功能,用来完成两个二进制数的大小比较的逻辑电路称为数值比较器。,比较的内容有： AB； Ab为例求出多位数比较时的表达式,以上分析说明Fab由以下各项相加而成：,AB,对照一
13、位数值比较器的表达式,可以得到：,仔细分析这些式子，可以发现当仅对4位数进行比较时，必须对 IAB、IAB=IAB=0 IA=B=1,根据同样的分析，可以得到另外两个表达式如下：,2. 集成数值比较器应用,位数扩展：串联、并联方式,串联式：用于位数较少而且速度要求不高的地方，成本较低。,仿造前面对4位比较器的分析，同样从高位开始分析，首先比较A7A6A5A4和B7B6B5B4,当低4位相等时,并联式：用于位数较多而且速度要求较高的地方。,两种方法的比较以16位数值比较器为例：从数据的输入到稳定的输出 串联方式需要4倍的4位比较器延迟时间 并联方式仅需2倍的4位比较器延迟时间,4.5 算术运算电
14、路,4.5.1 半加器和全加器,半加器只能进行本位加数、被加数的加法运算而不考虑 低位进位。,列出半加器的真值表：,画出逻辑电路图。,由真值表直接写出表达式:,如果想用与非门组成半加器，则将上式用变换成与非形式：,画出用与非门组成的半加器。,半加器的代表符号,2全加器能同时进行本位数和相邻低位的进位信号的加法运算。,列出全加器的真值表：,画卡诺图(用与或非门实现),画出逻辑电路图：,由真值表直接写出逻辑表达式，再经代数法化简，用异或门实现：,全加器的真值表,画出逻辑电路图：,4.5.2 多位数加法器,1. 串行进位加法器：,用并行相加串行进位来实现多位数相加。,例：4位串行进位全加器,每一位的进位信号送给下一位作为输入信号,任一位的加法运算必须在低一位的运算完成之后才能进行,电路简单，运算速度慢（受到进位信号的限制）,2. 超前进位集成4位加法器74LS283,超前进位的概念,定义两个中间变量Gi和Pi：,Gi=Ai Bi,当Ai = Bi =1时， Gi =1，则有Ci=1 (产生进位) ，因此Gi称为产生变量。,当Pi =1时，则 Ai Bi =0，得Ci= Ci-1 (传到高位) ，因此Pi 称为传输变量。,将两个中间变量代入等式有：,当 i=0、1、2、3时分别有：,
