汽车速度控制系统设计

《汽车速度控制系统设计》由会员分享，可在线阅读，更多相关《汽车速度控制系统设计（31页珍藏版）》请在金锄头文库上搜索。

1、课程设计报告书课程设计报告书课程名称：课程名称： 微机接口课程设计微机接口课程设计 设计题目：设计题目： 汽车速度控制系统汽车速度控制系统 学学 院：院： 班班 级：级： 姓姓 名：名： 学学 号：号： 指导教师：指导教师： 报告日期：报告日期： 任任 务务 书书一、课程名称一、课程名称：微机接口课程设计 二、设计题目：二、设计题目：汽车速度控制系统 三、设计目的：三、设计目的：使学生将所学的理论知识和实践有机结合，初步掌握计算机应用系统设计的步骤和接口设计方法，提高分析和解决实际问题的能力，锻炼和提高同学们的实践动手能力。四、设计要求：四、设计要求：独立思考、共同合作、保质保量、按时完成。五

2、、设计地点：五、设计地点：全部设计均在 J11313 进行并完成。 六、设计内容：六、设计内容：在现场有一PC机系统，负责采集控制信息（通过键盘信号表示速度控制信号），再通过PC机控制汽车速度，处理完后再用LED数码管显示当前速度，并用LED灯显示当前档位；当遇到紧急情况时，通过中断处理紧急情况。三、设计应解决下列各主要问题：1 建立一个完整的微机控制系统； 2 工程技术资料查询方法与技巧； 3 单元电路的测试方法及其工作原理； 4 软硬件统调方法； 四、设计报告书应附有下列图纸： PROTEL99SE 画出的电气原理图。 五、设计开始日期： 设计完成日期： 设计指导教师（签章） 教研究室主任

3、（签章） 指导教师评语指导教师评语指导教师：指导教师： 日日 期：期： 目录1 序言1 2 总体设计2 2.1 总体设计框图2 2.2.系统工作原理.2 3 硬件设计3 3.1 中央处理器模块3 3.2 8255 人机接口模块8 3.3 汽车速度显示模块12 4 软件设计.14 4.1 主程序模块14 4.2 显示模块16 4.3 串行通信模块17 5 总结.18 6 致谢词.19 参考文献.20 附录：.21 附录 1：程序清单21 附录 2：8088 应用系统电路原理图.26 附录 3：8255A 扩展按键、LED 显示模块电路图.2711 1 序言序言现在许多轿车都有速度控制系统。速度控

4、制系统（Speed Control System）又称为巡航控制系统（Crusle Control System），缩写为 CCS 其作用是：按司机要求的速度合开关之后，不用踩油门踏板就自动地保持车速，使车辆以固定的速度行驶。采用了这种装置，当在高速公路上长时间行车后，司机就不用再去控制油门踏板，减轻了疲劳，同时减少了不必要的车速变化，可以节省燃料。顾名思义，速度控制系统的基本功能就是速度控制，当按下车速调置档位后，就能存储该时刻的车速并能自动保持这个车速。当出现紧急情况时，按紧急停车键停车。速度控制系统除以上基本功能外还可以增加以下功能：加速（Accelerate）或减速（Coast）功能，

5、继续按动开关进行连续加速或者减速，以不按动开关时的车速进入速度控制系统。本设计是一个用键盘控制实现汽车速度档位控制的系统，该系统是由 8088 作为微处理器，扩展可编程并行 I/O 接口 8255A 芯片， LED 数码管及键盘和发光二极管等芯片及元器件，再辅以其他外围电路和软件程序集合而成。 通过本系统的设计，我们将所学的常用芯片的知识结合起来综合运用建立一个完整的单片机温度监控系统。在此设计过程中，可以深刻体会并加以运用了这学期所学的单片机原理及应用技术所讲的知识和原理，有利于我们以后的进一步学习和工作。22 2 总体设计总体设计2.12.1 总体设计框图总体设计框图图图 1 汽车速度控制

6、系统设计框图 2.2.2.2.系统工作原理系统工作原理本系统是将在现场采集到的速度控制信息（用键盘模拟控制信息，通过I/O接口芯片将信息读入） ，经I/O接口芯片将键盘控制信息送至微处理器。然后，计算机按照读入的键盘号对汽车速度进行相应的控制，再将当前速度一路送至I/O接口芯片并在显像管中显示当前的汽车速度； 当确定档位后通过发光二极管显示当前的档位；设置紧急情况为不可屏蔽中断，当出现紧急情况时触发中断紧急处理情况。在键盘管理模块中，按“1”键启动系统，汽车以最低速度行驶，同时用1盏发光二极管灯显示挡位，数码管显示速度（最低速度为5Km/h） 。当需要档位时，用键盘键入2、3键，并用不同颜色的

7、发光二极管灯来显示，同时在数码管上显示相应的速度。汽车慢加速时用“4”键，急加速时用“5”键，慢刹车时用“6”键，急煞车时用“7”键。加速和刹车时用数码管显示相应的速度变化；当汽车需紧急停车时，键入“8”键，所有发光二极管熄灭，同时数码管显示“0”CPUI/O 接口模块LED 数码显示模块键盘控制驱动器发光 二极管中断33 3 硬件设计硬件设计3.13.1 中央处理器模块中央处理器模块3.1.1 中央处理器模块功能中央处理器模块处理与控制外部与内部信息。3.1.2 中央处理器模块组成该模块由 8088 芯片及其附属支持芯片组成，包括 8284 时钟发生器，8288总线控制器，两片 74LS37

8、3 地址锁存器，两片 62512 存储器及其 74LS245 三态输出锁存器。3.1.3 中央处理器模块工作原理8284 时钟发生器为 8088 系统设计的单片时钟发生器。它为 CPU 提供时钟、READY、RESET 等信号。两片 74LS373 地址锁存器锁存分时复用的地址。74LS245 输出八位数据。两片容量为 64K 的 62512 组成容量为 1MB 的存储器。3.1.4 中央处理器相应电路设计（1） 8088 小应用系统电路设计8088 微处理器芯片为 40 只引脚(线)的双列直插式封装。运用引脚多路复用技术解决引脚不够的矛盾。引脚复用的实质是两个信号合用同一引脚分时传输信号，即

9、同一个引脚在不同的时间段代表不同的信号。 8086 和 8088 两个微处理器芯片的共同点是采用 20 位地址线，而且指令系统与操作方式也是相同的。都采用分时复用的地址总线和数据总线，有一部分引脚具有地址线和数据线两种功能。主要差别在于数据线引脚的位数不同。8086 数据线引脚为 16 个；8088 数据线引脚为 8 个。 8086 与 8088 微处理器都具有两种工作模式，即最小模式和最大模式。最小与最大模式的确定是通过一条引脚 MNMN 所接的逻辑电平是“1”是“0”来完成。 在最小(MN)方式下，微处理器被用来构成一个小规模的单处理机系统，微处理器本身必须提供全部的控制信号给外围电路。

10、4在最大(MX)方式下，微处理器被用来构成一个较大规模的多机系统。由于外围电路芯片数目较多，有的信号要经系统总线转插件送到另外的板卡上去，控制信号的负载加重不能直接由微处理器的引脚信号来驱动。 基本引脚信号 AD15AD0(输入输出，三态)：8086 的地址数据线复用引脚。 8088 微处理器对外只有 8 位数据线，因此只复用 AD 7ADo，AD15AD8：是独立的地址信号引脚。 (2)A19S6 一 A16S3(输出，三态)：地址状态分时复用引脚。在微处理器执行片外访问操作时，先发送高 4 位地址码，后发送处理器的状态信息。 S6 为 0，表示 AD15AD0 作为数据线使用； S5 为

11、1 表示处理器开中断。为 0 表示处理器关中断； S4 和 S3 组合表示当前段寄存器的使用情况。 0 0 ES； 0 1 SS； 1 0 CS； 1 1 DS (3)BHES7(输出，三态)：高 8 位数据线允许状态分时复用引脚。当处理器执行访问存储器或输入输出设备时，首先给出 BHE 信号以确定是否进行高8 位数据的传输。 (4)NMI(输入)：非屏蔽中断请求输入线，上升边触发。 5(5)INTR(输入)：可屏蔽中断请求输入线，高电平有效。 (6)RD(输出，三态)：读命令(或叫作读选通)信号，低电平有效，此信号启动一次数据从存储器或输入输出设备读入处理器中的过程。(7)CLK(输入)：时

12、钟信号，占空比 1：3，由外部时钟产生电路提供。 (8)RESET(输入)：复位信号，它至少保持 4 个时钟周期的高电平，使处理器停止正在进行的操作，并使标志寄存器、IP、DS、SS、ES 和指令队列置 0，代码段寄存器 CS 置成 FFFFH(全“l”)。因此复位信号有效作用后处理器从FFFFOH 存储单元取指令并开始执行。 (9)READY(输入)：准备好信号。处理器在进行存储器或输入输出设备的访问时，不断检测 READY 引脚的状态。在被访问者没有完成数据传送之前 READY引脚处于低电平(无效电平)，处理器自动在操作过程中插入一个或几个等待状态来延长访问过程。 (10)TEST(输入)

13、：测试信号，低电平有效。当处理器执行 WAIT 指令时，每隔 5 个时钟周期对于面引脚进行一次测试。如果是高电平，处理器仍处于等待状态；为低电平时，处理器脱离等待状念。 (11)MN/MX(输入)：最大最小工作模式的选择信号。 (12)VCC(输入)：处理器的电源输入引脚，接十 5V 电源。 (13)GND：处理器的地线引脚，接至系统地线。最小工作模式下的有关控制引脚信号 (1)INTA(输出)：最小工作模式的中断响应信号。 (2)ALE(输出)：地址锁存允许(选通)信号。 (3)DEN(输出、三态)：数据允许信号，用来控制数据总线双向缓冲器的接通与断开，低电平有效。 (4)DTR(输出，三态

14、)：数据发送接收控制信号。DTR 为高电平时，缓冲器发送数据(写)，当 DTR 为低电平时，缓冲器接收数据(读)。 (5)M/IO(输出，三态)：存储器、输入输出设备的选择信号。高电平则表明访问操作是对存储器的，为低电平则访问操作是对输入输出设备的。 (6)WR(输出，三态)：写命令信号，低电平有效。 (7)HOLD(输入)：总线请求信号，高电平有效，当处理器以外主模块需要使6用总线时发出 HOLD 有效信号，直至总线使用完毕时释放总线并撤消 HOLD 信号。(8)HLDA(输出)：总线请求响应信号，高电平有效。当占用总线的主模块收到HOLD 请求信号后，在完成当前总线操作后发出 HLDA 有效信号，表明申请使用总线的其他主模块可以使用总线。 (9)SS0(输出)：8080 最小模式下周期状态信号最大工作模式下的有关控制引脚信号 (1) QS1、QS0(输出)：指令队列状态信号，用于表示当前指令队列的状态。0 0 ：无操作 0 1 ：取第一字节 1 0 ：队列空 1 1 ：取后续字节 (2)S2、