数字电子技术基础3

《数字电子技术基础3》由会员分享，可在线阅读，更多相关《数字电子技术基础3（110页珍藏版）》请在金锄头文库上搜索。

1、第三章第三章 组合逻辑电路组合逻辑电路组合逻辑电路的逻辑功能特点组合逻辑电路是指在任何时刻，电路的输出状态仅与 该时刻各输入变量的取值有关，而与电路以前的状态无关 。其特征是输出状态与输入状态呈即时性，电路没有记忆 功能。 组合逻辑电路的电路特点由常用门电路组合而成，电路中没有从输出向输入的 反馈信号，也不存在可以存储信号状态的元件。组合逻辑电路的特点3.1.1 3.1.1 组组合合逻辑电逻辑电 路的分析方法路的分析方法组合逻辑电路的分析一般是根据已知逻辑电 路图求出其逻辑功能的过程，实际上就是根据逻 辑图写出其逻辑表达式、真值表，并归纳出其逻 辑功能。1.组合逻辑电路的分析方法 （1） 写出

2、逻辑函数表达式 （2） 化简逻辑得到函数与或表达式 （3） 列出真值表 （4） 从真值表找出规律，说明电路实现的功能3.13.1组合逻辑的基本分析方法和设计方法组合逻辑的基本分析方法和设计方法逻辑图逻辑表 达式最简与或 表达式最简与或 表达式真值表电路的逻 辑功能当输入A、B、 C中有2个或3 个为1时，输 出Y为1，否则 输出Y为0。所 以这个电路实 际上是一种3 人表决用的组 合电路：只要 有2票或3票同 意，表决就通 过。2.1.2 2.1.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路设计主要是按具体的设计要求用逻 辑函数加以描述，再用具体的电路加以实现的过程。1. 1.

3、 组合逻辑电路设计方法组合逻辑电路设计方法（1） 进行逻辑抽象，列真值表。根据电路功能的描述 ，将其输入与输出的逻辑关系用真值表的形式列出。（2） 写表达式，并化简。通过逻辑化简，根据真值表 写出最简的逻辑表达式。（3） 根据表达式画出电路的逻辑电路图。例1：交通灯故障监测电路设计任务设：灯亮为“1”，灯灭为“0”。状态正常为“0”，不正常为“1”。真值表真值表卡诺图卡诺图得逻辑式得逻辑式用逻辑门组成逻辑电路例2：用逻辑电路设计一个三输入（I1、I2、I3）三输出 （L1、L2、L3）的优先排队电路。优先级按I0、I1、I2顺序，高电平有效。按题意的真值表简化真值表得逻辑式转成与非与非表达式画

4、逻辑图例3 设计一个路灯控制电路，要求实现的功能是： 当总电源开关闭合时，安装在三个不同地方的三个开关都能独 立地将灯打开或熄灭；当总电源开关断开时，路灯不亮。按此要求得真值表S S A B C A B C Y Y S S A B C A B CY Y0 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 00 0 1 1 0 0 1 10 1 0 0 0 1 0 00 1 0 1 0 1 0 10 1 1 0 0 1 1 00 1 1 1 0 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 1 0 0 01 0 0 1

5、1 0 0 11 0 1 0 1 0 1 01 0 1 1 1 0 1 11 1 0 0 1 1 0 01 1 0 1 1 1 0 11 1 1 0 1 1 1 01 1 1 1 1 1 1 10 0 1 1 1 1 0 0 1 1 0 0 0 0 1 1S=0S=0总开总开 关断开关断开S=1S=1总开总开 关闭合关闭合用卡诺图化简得逻辑图1、半加器3.2 3.2 加法器和数值比较器加法器和数值比较器能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。加数本位的和向高位 的进位3.2.1 加法器2、全加器能对两个1位二进制数进行相加并考虑低位的进 位，即相当于3个1位二进制数相

6、加，求得本位和及进 位的逻辑电路称为全加器。Ai、Bi：加数Ci-1：低位的进位Si：本位的和Ci：向高位的进位。全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号Ci用与非-与非式表示1. 用与门、非门和或门实现的电路用与或非门实现先求Si和Ci。为此，合并值为0的最小项。再取反，得：实现多位二进制数相加的电路称为加法器。1、4位串行进位加法器（三）集成全加器（三）集成全加器构成构成：把n位全加器串联起来，低位全加器的进位输出连接到 相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，所以运算速度较 慢。2 2、超前进位加法器（并行进位加法器）、超前进位加法器（并行进位加法

7、器）进位生成项进位传递条件进位表达式和表达式4 4位超前进位加法器递推公式位超前进位加法器递推公式超前进位电路超前进位电路集成二进制集成二进制4 4位超前进位加法器位超前进位加法器加法器的级连加法器的级连加法器的应用1、8421 BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C0-10时，B0=B，电路 执行A+B运算；当C0-11 时，B1=B，电路执行A B=A+B运算。3.2.2 3.2.2 数值比较器数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数 值比较器，简称比较器。一、 1位数值比较器设AiBi时Li1； AiBi 时Gi1； AiBi时Mi1。

8、得1位数值比较器的真值表。逻辑表达式变换为与非与非式得逻辑图二、 4位数值比较器两个4位二进制数值比较 A=A3A2A1A0，B=B3B2B1B0当AB、L=1、G=M=0A=B、G=1、L=M=0AB、M=1、L=G=0（一）使用比较法 （从高向低依次判别）当A3 B3、则必然A B、L=1当A3=B3、则须判A2、B2，当A2 B2，则L=1.当A3=B3、. A0=B0，则G=1当A3 B3、 A0 B0，则M=1因此得L、G、M的逻辑表达式或得4位数值比较器逻辑图集成数值比较器4 4位数值比较器真值表位数值比较器真值表TTLTTL电路电路：最低4位的级联输入端AB、 A B、 A=B和

9、AB 必 须预先分别预置为1、1、0。3.3 3.3 编码器和译码器编码器和译码器实现编码操作的电路称为编码器。一、 二进制编码器（1）3位二进制编码器输入8个互斥的信号输出3位二进制代码真真 值值 表表逻辑表达式逻辑图（2）3位二进制优先编码器在优先编码器中优先级别高的信号排斥级别低的，即具有 单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真真 值值 表表逻辑表达式逻辑表达式逻辑图8 8线线-3-3线优先编码器线优先编码器（3）集成3位二进制优先编码器集成3位二进制优先编码器74LS148ST为使能输入端，低电平有效。YS为使能输出端，通常接至低 位芯片的端。YS和S

10、T配合可以实现多级编码器之间的优先级别 的控制。YEX为扩展输出端，是控制标志级连时可作输出位的 扩展。集成二进制优先编码器集成二进制优先编码器74LS14874LS148的真值表的真值表输入：逻辑输入：逻辑0(0(低电平）有效低电平）有效输出：逻辑输出：逻辑0(0(低电平）有效低电平）有效集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的级联的级联二、二、 二二- -十进制编码器十进制编码器1、8421 BCD码编码器输入10个互斥的数码输出4位二进制代码真真 值值 表表逻辑表达式逻辑图2、8421 BCD码优先编码器真值表逻辑表达式逻辑图8421BCD优先编码

11、器3、集成10线-4线优先编码器3.3.2 3.3.2 译码器译码器译码是编码的相反过程，把二进制代码翻译成 我们需要的不同类型的输出信号的过程称为译码， 实现译码操作的电路称为译码器。一、二进制译码器设二进制译码器的输入端为n个，则输出端为2n 个，且对应于输入代码的每一种状态，2n个输出中 只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态， 故又称为变量译码器。（一）3位二进制译码器真值表输入：3位二进制代码 输出：8个互斥的信号逻辑表达式逻辑图电路特点：与门组成的阵列（二）集成二进制译码器74LS138A2、A1、A0为二进制译码输入端，Y7Y0为译码

12、输出端 （低电平有效），S1、S2、S3为选通控制端。当S11 、S2+S3=0 时，译码器处于工作状态；当S10时，译 码器处于禁止状态。真值表输入：自然二进制码输出：低电平有效（三）74LS138的级联二-十进制译码器的输入是十进制数的4位二 进制编码（BCD码），分别用A3、A2、A1、A0表 示；输出的是与10个十进制数字相对应的10个信 号，用Y9Y0表示。由于二-十进制译码器有4根输 入线，10根输出线，所以又称为4线-10线译码器。二、二、 二二- -十进制译码器十进制译码器1、8421 BCD码译码器把二-十进制代码翻译成10个十进制数字信号的 电路，称为二-十进制译码器。4线

13、10线译码器真值表（输出高电平有效）得逻辑表达式逻辑图、集成8421 BCD码译码器74LS4274LS42译码器是拒绝伪码的当输入10101111时输出全为1。三三. . 显示译码器显示译码器1、LED显示器用来驱动各种显示器件，从而将用二进制代码表示的数字 、文字、符号翻译成人们习惯的形式直观地显示出来的电路， 称为显示译码器。I限流电阻R的取值一般D的管压降为 1.52V，发光管的电 流应为510mA则b=c=f=g=0， a=d=e=1时c=d=e=f=g=0， a=b=1时共阳极显示译码器的驱动电路2、显示译码器真值表仅适用于共阳极LED真值表的卡诺图Yb的卡诺图Yc的卡诺图8421

14、 BCD码输入的显示译码器2、集成显示译码器74LS48引脚排列图74LS48功能表功能介绍数码显示电路的动态灭零3.4 3.4 数据选择器和数据分配器数据选择器和数据分配器3.4.1 数据选择器数据选择器的逻辑功能：即能从多个输入数据中 选出一个送到输出端所以又称多路开关。数据选择器 的逻辑框图及等效电路如下图所示。一、 4选1数据选择器真值表逻辑表达式地址变量输入数据由地址码决定从路输入中 选择哪路输出。逻辑图二、二、 集成数据选择器集成数据选择器集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于 工作状态；S=1时芯片被禁止，Y0。集成8选1数据 选

15、择器 74LS15174LS151的真值表数据选择器的扩展3.4.2 3.4.2 数据分配器数据分配器数据分配器的逻辑功能是，将1个输入数据传送 到多个输出端中的1个输出端，具体传送到哪一个输 出端，也是由一组选择控制信号确定。一、 1路-4路数据分配器由地址码决定将输入数 据送给哪路输出。真值表逻辑表达式地址变量输入数据逻辑图二、 集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输 入端作为地址码输入端，则带使能端的二进制译码器就是数据 分配器。由74LS138构成的1路-8路数据分配器数据输入端G1=1G2A=0地址输入端数据分配器和数据选择器一起构成数据分时传送系统3.5

16、3.5 用集成电路实现逻辑函数用集成电路实现逻辑函数3.5.1数据选择器实现逻辑函数数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标 准形式构成。所以，利用数据选择器的输入Di来选择 地址变量组成的最小项mi，可以实现任何所需的组合 逻辑函数。基本步骤确定数据选择器确定地址变量2 1 取n=k-1个地址变量 的数据选择器，k为 变量的个数。3个变量，选用2地址 变量的数据选择器。A1=A、A0=B、Di代表C的取值根据逻辑函数选择电路1 选用74LS1532 74LS153有两个地址 变