《数字电路2-3》由会员分享，可在线阅读，更多相关《数字电路2-3（38页珍藏版）》请在金锄头文库上搜索。
1、将二进制码 翻译成一个有效的输出信号。2.5 译码器和编码器一、 译码器(Decoder)常用译码电路二进制译码器 二 - 十进制译码器 七段显示译码器 1) 功能与结构：输入端：使能端、地址端。输出端：低电平有效。（1) 3:8译码器（74138）1. 二进制译码器输入：n位代码； 输出： 从2n个信息中译出一个有效信息。译码器的输出端对应一个最小项的非 。A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A1 A2 G1 G2A G2BLOW LOW(2) 双2:4译码器74LS1391A11A01G2A12A02G74LS1391Y01Y11Y21Y32Y02Y12Y22Y3（1)提供片
2、选用38译码器构成416译码器0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 11113. 应用举例“1 ”“0 ”G1用3-8译码器74138和2-4译码器74139扩展成5-32译码器G100000 00111 01000 01111 10000 10111 11000 11111用4选1的数据选择器构成16选1的数据选择器0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111(2) 地
3、址译码 存储器、外设 地址译码74LS138CBAG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y7A9A10A11A12A13 A14Y0 Y1Y2A15 1000H1FFFH Y0：1000H11FFH Y1：1200H13FFH Y2：1400H15FFH写出：该译码器选择的地址范围；Y0、Y1、Y2的地址译码范围 （用16进制数表示）A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 1 A B C A设备 0 0 0 0 1 0 X X X XB设备 0 0 0 1 0 0 X X X XC设备 0 0 0 1 1 1
4、 X X X X用3：8译码器实现Y2Y4Y7某计算机用地址A9A0选择外设，设备A、B、C的选择地址 分别为：20H2FH、40H4FH、70H7FH，请设计地址译 码器。（用74LS138实现）A9 A8 A7 A6 A5 A4 A3A0CBAG1G2AG2B74LS138Y0Y1Y2Y3Y4Y5Y6Y7ABC20H2FH40H4FH70H7FH0 0 0 0 1 0 X X X X 0 0 0 1 0 0 X X X X 0 0 0 1 1 1 X X X XA9 A8 A7 A6 A5 A4 A3 A0(3） 实现逻辑函数实现多输出组合逻辑电路，且无需化简过程。用译码器(低电平）和 与
5、非门实现逻辑函数。 一般，n个地址端的译 码器可实现n变量的逻 辑函数。例：用译码译码 器74LS138和适当的与非门实现门实现 全减器的功能 。 真值表输出表达式变为最小项之非画电路图ABC“1”74LS138 Y0A2 Y1 A1 Y2A0 Y3S1 Y4S2 Y5S3 Y6Y7地址 高低位 对应使能端 有效GiDi输入：主裁A，副裁B，C，D,同意为1输出：F1 承认用1片74LS138和与非门设计一判定电路，在主裁同意的前 提下，三名副裁多数同意，成绩才被承认。DCBA74LS138 Y0A0 Y1 A1 Y2A2 Y3S1 Y4S2 Y5S3 Y6Y7FA2 A1 A0 G2AG1G
6、2B(4) 译码器作数据分配器由74LS138构成的1路-8路数据 分配器A2 A1 A0 G2AG1G2B数据输入端地址输入端Time Division Multiplexing (TDM)（时分复用）DA0A2A1“0”8路数据分配器2、 二十进制译码器（74LS42）输入：8421BCD 码； 输出：与十进制数字相对应的10个信号 。伪码输出：1 1 11 1 1 1 1 1 1数字显示电路由显示译码器、驱动器和显示器三部分组成 。 3、 七段显示译码器显示器LED发光二极管显示器LCD液晶显示器CRT阴极射线显示器共阴极共阳极YA0A1A2数码显示译码器译码器Y Y Y Y YY 驱动
7、器Y Y Y Y Y YYA3a数码显示器bcdefgbcdefgabcdefga01 01abcdefg() hRabcdefg() hRVCC共阴极共阳极输出A3 A2 A1 A0（1） 外部功能 显示译码器74LS48（共阴极）显示功能：引脚复用技术Lamp Test， Ripple Blanking Input , Blanking Input/Ripple Blanking Output（2) 数码显示电路的动态灭零00译码器的特点：1. 译中的输出通道为 0；2. 有使能控制端；3. 提供地址译码、片选信号；4. 可实现多输出的函数发生器，且输出加与非门。 常用的MSI译码器有：
8、双2:4译码器 74XX139 3:8译码器 74XX138 4:16译码器 74XX156典型显示译码器: 74LS47： 驱动共阳极数码管 74LS48： 驱动共阴极数码管 将十进制数或其它信息转换成二进制代码。二、 编码器(Encoder)二十进制优先编码器二进制优先编码器（1） 83优先编码器（74LS148）输入信号：数据输入（7线最高）、EI ：输入使能输出信号：代码输出（反码）、使能输出EO 无输入信号 标志（容量扩展）GS有效输出标志GS输入8个信号，输出3位二进制代码。1) 功能与结构1. 二进制编码器被禁止无输入I0编码将十进制编成二进制代码。2. 二十进制（BCD码）优先
9、编码器9个输入端： 输入1-94个输出端： 相应的BCD编码(反码）无输入时，输出产生“0”的BCD反码应用：数字键盘接口键盘编码应用电路3 编码器容量扩展15 14 8 7 1 0 A3 A2 A1 A00 x x x x x x x x x 0 0 0 01 0 x x x x x x x x 0 0 0 11 1 1 1 0 x x x x x x 0 1 1 11 1 1 1 1 0 x x x x x 1 0 0 01 1 1 1 1 1 0 x x x x 1 0 0 01 1 1 1 1 1 1 1 1 1 0 1 1 1 11)用74LSl48设计16:4优先编码器。EoIC2
10、IC1EIEoEIGSGs2Gs1GsGs2Gs1GsGs2Gs1Gs2) 用一片83优先编码器构成二十进制优先编码器， 输入低电平有效，输出为原码。输 入 输 出9 8 7 6 5 4 3 2 1 0 Z3 Z2 Z1 Z00 x x x x x x x x x 1 0 0 11 0 x x x x x x x x 1 0 0 01 1 0 x x x x x x x 0 1 1 11 1 1 1 1 1 1 1 1 0 0 0 0 0编码器的特点：1. 高位优先编码；2. 反码输出；3. 有使能输入、输出；4. 有输出有效标志74XX14710线-BCD码编码器74XX1488线-3线优先权编码器
