《d触发器电路设计及计数器设计》由会员分享，可在线阅读，更多相关《d触发器电路设计及计数器设计（25页珍藏版）》请在金锄头文库上搜索。
1、电子线路实践电子线路实践DD触发器电路设计触发器电路设计*1本次实验目的 掌握集成触发器的工作原理及使用方法 学习时序逻辑电路的设计和调试方法 掌握移位寄存器等中规模集成时序逻辑电路的使 用方法本次实验内容 用74LS74设计一个模十计数器（即09循环显示）(必做 ) 设计广告流水灯（必做）（教材106页第3题） 触发器逻辑功能测试（选做）（教材105页第1题）1）设计电路 2）连接电路并进行静态验证或动态验证用74LS74设计一模十计数器实验要求用74LS74设计一模十计数器74LS74功能介绍状态方程:D触发器逻辑符号:D触发器功能表:74LS74管脚图:用74LS74设计一模十计数器实验
2、电路设计实验电路设计设计广告流水灯实验要求设计要求：共有8个灯,要求用74LS138及74LS74设计电路，始 终使灯为1暗7亮，且这一个暗灯循环右移。 1）连好电路 2）静态验证 触发器时钟脉冲接自单脉冲，观察每来一个单 脉冲，暗灯的移动情况 3）动态观察波形 时钟脉冲接自连续脉冲，用示波器观察且 记录CP及各触发器输出端Q0、Q1、Q2的波形设计广告流水灯设计过程根据题意，输出有8种状态，所以需用74LS74设 计一个模8计数器，并将计数器的输出送至译码器 74LS138进行译码即可。设计的电路如下图所示：时序电路调试技巧静态调试1、把经过消抖处理的手动单次脉冲发生器输出端连接到电 路的时
3、钟脉冲输入端 2、把输入端、时钟端、输出端和一些关键节点如各触发器 的输出端等接至发光二极管或数码管上，连接时注意输 出信号高、低位的排列顺序。静态调试是时钟输入端加单步脉冲，同时根据状态转移 的要求合理设置输入信号值，遍历时序电路的全部状态，来 验证电路的结果是否符合要求，发现和确定故障点的调试方 法。常用的调试步骤如下：可编程 脉冲源单脉 冲译码 显示 电路静态调试是时钟输入端加单步脉冲，同时根据状态转移 的要求合理设置输入信号值，遍历时序电路的全部状态，来 验证电路的结果是否符合要求，发现和确定故障点的调试方 法。常用的调试步骤如下： 1、把经过消抖处理的手动单次脉冲发生器输出端连接到电
4、路的时钟脉冲输入端。 2、把输入端、时钟端、输出端和一些关键节点如各触发器的输出端等接至发光二极管或数码管上，连接时注意输出信号高、低位的排列顺序。时序电路调试技巧静态调试5、如各单元电路工作正常，则相互连接，进行整体调试， 调试方法和单元电路基本相同。时序电路调试技巧静态调试3、首先调试控制电路部分，保证计数器、分频器、序列发生器等控制信号产生电路能正常工作。根据电路的要求，依次按动逻辑电平开关和手动单次脉冲按钮，观察输入、输出状态的变化和转换情况是否符合状态转换表的规定。4、如电路存在故障，则把电路固定在某一故障状态，逐级进行检查，找出故障点。特别要注意检查电路中时序功能件如集成触发器、计
5、数器等的使能端、清零端、置位端是否按要求接好。可单独测试其复位、置位和翻转功能，直至找到故障为止。时序电路调试技巧动态调试动态调试是指电路的时钟输入端在某一规律时钟信号作用 下，借助示波器或逻辑分析仪观察各级工作波形，检查时序电 路是否按照预定的状态图（流程图）要求，在时钟脉冲及输入 信号作用下完成预定的状态转换及输出控制信号。动态调试与静态调试的区别在于时钟脉冲改由连续时钟脉 冲信号源提供，输出可由示波器观测也可采用逻辑分析仪进行 观测。用示波器进行动态调试的一般步骤如下：1、把时序脉冲发生器输出的连续周期性脉冲信号接到时序逻辑电路的时钟输入端，同时将电路中的特定节点接到系统的显示部分作辅助
6、检测电路。时序电路调试技巧动态调试2、给电路的时钟输入端加一周期性的连续时钟信号，并从需 观察的所有波形中选择一个频率变化最慢、最有特征的波 形作为参考波形将该参考波形固定地送至双踪示波器CH1 通道，时钟信号送到CH2通道。例如，用示波器观测一个 十进制加法计数器的CP及输出端Q0、Q1、Q2、Q3的波形 图。根据参考波形的选择原则，可以选择Q2或Q3作为参考 波形。3、示波器触发方式选择“内触发”方式，触发通道为时钟信号所在的通道。4、保持CH1通道的参考波形不变，将电路的其他输出端依次接到CH2通道，分别观察各输出端信号与参考波形之间的关系，得到对应的波形图。这样观察的波形能正确反映彼此
7、之间的相位关系。 5、对记录下来的波形进行分析，判断被测电路功能是否正确注意事项1、注意检查容易产生故障的环节，掌握排除故障的方法。出现故障 时，可以从简单部分开始逐级查找，逐步缩小故障点的范围，也可 以对某些预知点的特性进行静态或动态测试， 判断故障部位。 2、应当十分注意各部分电路的时序关系。对各单位电路的输入和输 出波形的时间关系要十分熟悉；也要注意掌握各单元之间的相互时 间关系，应对照时序图检查各点波形，并要弄清哪些是上升沿触发 ,，哪些是下降沿触发，以及它和时钟信号的关系 3、注意时序逻辑电路的初始状态，检查能否自启动，应保证电路开 机后顺利地进入正常工作状态。 4、注意电路中的元件
8、类型，如电路中有TTL 电路、又有CMOS 电路 ，还有分立元件电路，要选择合适的电源，注意电平转换以及带负 载能力等问题。 5、有些故障是由于竞争和冒险造成的，应该尽量避免将组合电路的 输出直接作为触发器的时钟、异步复位和异步置数，或者在使用时 进行同步处理。由于时序逻辑电路对各单元之间时序关系有严格要求 ，所以出现故障不易找出原因，因此无论静态调试还是动态 调试都应该注意以下问题：广告流水灯布线示范电子线路实践电子线路实践计数器电路设计计数器电路设计*东南大学电工电子实验中心 16本次实验目的 学习时序逻辑电路的设计和调试方法 掌握集成计数器等中规模集成时序逻辑电路的使 用方法本次实验内容
9、 设计简易数字钟设计简易数字钟实验要求设已有周期为1min和周期为1h的时钟脉冲，要求用74LS161 设计数字电子钟，显示“分”（059）或“时”（023）。 1）连好电路 2）静态验证 将时钟脉冲接自单脉冲，验证“分”和“时”计数 工作情况。 3）动态观察波形 将时钟脉冲接自连续脉冲，用示波器观察 且记录“分”或“时”计数电路中的时钟脉冲及计数器各输出 波形。设计简易数字钟74LS161芯片介绍 设计简易数字钟74LS161设计任意进制计数器同步置数方式设计模10计数器：Q3Q2Q1Q000000100012001030011401005010160110701118100091001a1
10、010b1011c1100d1101e1110f11115 V74LS161设计简易数字钟74LS161设计任意进制计数器异步清零方式设计模10计数器：Q3Q2Q1Q000000100012001030011401005010160110701118100091001a1010b1011c1100d1101e1110f11115 V74LS161设计简易数字钟74LS161设计任意进制计数器模7计数器：Q3Q2Q1Q000000100012001030011401005010160110701118100091001a1010b1011c1100d1101e1110f11115 V74LS161设计简易数字钟74LS161设计任意进制计数器模70计数器 ：5 V74LS1615 V74LS161（个位 ）（十位 ）设计简易数字钟74LS161设计任意进制计数器模28计数器 ：5 V74LS1615 V74LS161（个位 ）（十位 ）
