电子科技大学,计算机组成原理3计算机组成原理-3-1-概述

《电子科技大学,计算机组成原理3计算机组成原理-3-1-概述》由会员分享，可在线阅读，更多相关《电子科技大学,计算机组成原理3计算机组成原理-3-1-概述（40页珍藏版）》请在金锄头文库上搜索。

1、本章主要讨论：运算器 控制器 数据通路结构 与外部的连接指令的执行过程CPU组成CPU工作原理第3章 CPU子系统3.1 概 述 R0R3 R0R3C D C DSP PC PSW MDRA移位器BALUR2R0R1MI/OCB内总线CR3DMARMDRIRPCSPPSWAB DB控制 逻辑 模型机CPU内部结构1、运算部件2、寄存器组3、微命令产生部件4、时序系统5、CPU内部数据通路结构3.1.1 CPU的基本组成：由CPU内总线将这些部件连接起来，实现部件之 间的信息交换。1.运算部件 任务：对操作数进行加工处理。 基本组成如下：输入逻辑输出逻辑ALU输入逻辑操作数操作数运算结果运算部件

2、的设置将直接影响计算机的运算功能，按硬件设置的高低，大致分4种情况： 只设置一个ALU:低档微机中，只能实现基本的定点加 减和逻辑运算，依靠子程序实现定点乘除、浮点等复杂运 算。 设置一个ALU，并且配合时序控制:高档微机中分若干 步在硬件级实现定点乘除，如果设置了阵列乘法除法器， 则乘除也可一步完成。 设置一个ALU，定点乘除和浮点部件作为基本配置:常 见配置，机器的运算功能达到传统中型机范畴。 设置多种运算部件:大、巨型机中，设置多个运算部件 ，定点标量、浮点、向量运算器等。2.寄存器组 任务：暂存控制信息和数据信息。 基本类型如下：（1）通用寄存器组可由CPU通过程序访问，在指令中可为这

3、组寄存器分 配各自的编号，可编程访问指定编号的寄存器。作用：提供操作数、存放运算结果，提供地址指针、 基址、变址、计数器等。早期：D触发器；现在：中规模集成度RAM构成寄存器 组，一个单元作一个寄存器，有单口和双口之分。 （2）暂存器特征：无编号，不能被CPU编程访问。目的：用来暂存产生的中间过程数据，以避免破坏通用 寄存器的内容。（3）指令寄存器（IR）用途：用来存放正在执行的指令，它的输出包括操作码 信息、地址信息等，是产生微命令的主要逻辑依据。通常 在主存的数据寄存器和指令寄存器之间建立直传通路，以 提高速度。（4）程序计数器（PC）用途：指示指令在存储器中的存放位置。00FFPC00F

4、F注意：取指结束后，PC内容增加以指示 下一条指令地址，增加量取决于现行指 令所占存储单元数。（5）程序状态字寄存器（PSW）主要用途：记录现行程序的运行状态和指示程序的工作方式。进位 C溢出 V零位 Z负位 N奇偶 Pv 特征位 也叫标志位、条件码，用来反映当前程序的执行状态。 指令执行后，CPU根据执行结果设置相应特征位，作为 决定程序流向的判断依据，常见有5种。v 编程设定位PSW中某些位或字段由CPU编程设定，以决定程序的调 试、对中断的响应、程序的工作方式等。跟踪位 T允许中断 I程序优 先级段工作方 式字段注意：IR,PC,PSW等寄存器属于控制部件，用 来存放控制信息。（6）地址

5、寄存器（MAR）用途：CPU访问主存时，先要找到存储单元，因此 设置地址寄存器来存放被访问单元的地址。从内存 中读时，先将有效地址送入MAR。（7）数据缓冲寄存器（MBR）用途：存放CPU与主存之间交换的数据。无论是从 主存读出的数据，还是写入主存的数据，都要经过 MBR。3.微命令产生部件任务：根据控制信息产生微命令序列，对指令功 能所要求的数据传送进行控制，且在数据传送到 运算部件时控制完成运算处理。按产生微命令的方式，可以分为两类： 组合逻辑控制方式 微程序控制方式4.时序系统时钟脉冲、时钟周期、节拍信号与有关控制条件相结合 ，产生所需的各种工作脉冲。定义：周期、节拍、脉冲等信号称为时序

6、信号， 产生时序信号的部件则称为时序发生器或时序系 统，由一个振荡器和一组计数分频器组成。振荡器：一个脉冲源，输出频率稳定的主脉冲， 也称为时钟脉冲，为CPU提供时钟基准。时钟脉冲经过一系列计数分频，产生所需的节拍 （时钟周期）信号或更长的工作周期（机器周期 ）信号。5.CPU内部的数据通路结构（1）单组内总线、分立寄存器结构移位器R0RnALU选择器A选择器BR0RnR0Rn内总线（2）单组内总线、集成寄存器结构移位器R0 R2ALU暂存器C暂存器D内总线 Rn（3）多组内总线结构特点：设置多组数据总线3.1.2 时序控制方式在微命令的的形成逻辑中引入相关的时间标记， 这就是时序信号，以便使

7、计算机的操作能在不同 的时间段中有序完成。时序控制方式： 计算机的操作与时序信号之间的关系称为时序控制方式 ，按同步与非同步的关系可分为 同步控制方式 异步控制方式 混合控制方式（1）同步控制方式 基本特点： 用统一发出的时序信号（如周期、节拍、脉冲等）对各 项操作进行控制。操作时间： 被划分为许多固定长度的时间段，一个时间段就是一个节 拍（时钟周期），每个周期内完成一部操作。安排方式： 按CPU内部数据通路的一次传送 按一次访存时间注意：时钟周期作为基本时序单位，一旦确定便固定。优点： 时序关系简单， 时序划分规整（工作周期、节拍、脉冲）、 控制不复杂、 控制部件在结构上易于集中， 设计方便

8、。缺点： 时间安排可能不合理， 时间利用不经济，（2）异步控制方式 基本特点：计算机的各项操作不受统一时序信号（如周 期、节拍、脉冲等）约束，根据实际需要安排不同的时 间，各操作之间的衔接、部件之间的数据传送均采用应 答方式。（见后图）操作时间：无统一的时钟周期划分和同步定时脉冲，操 作所需的时间随实际情况分配，需长则长。实现途径：应答方式，即申请响应询问回答，问 答双方分别称为主设备：能申请并掌握总线控制权的设备（主动）从设备：响应主设备要求的设备（被动），不能掌握总 线控制权。主设备获得 总线控制权主设备访问从设备从设备准备好？主设备发送/接收 数据主设备释放总线 控制权是否优点： 时间安

9、排紧凑合理， 能按部件、设备的实际需要分配时间缺点： 控制比较复杂因此，很少在CPU内部或设备内部采用异步控 制方式，常用来控制总线操作。（3）同步控制在实际应用中的变化应用情况：CPU或设备内部的操作中普遍采用同步控制 方式，在连接CPU、主存和外设的系统总线上，有的采 用同步方式，也有的采用异步方式来控制总线传送操作 。 可以将两种方式的优点结合起来，如u 不同指令安排不同的时钟周期数不同指令占有不同周期数，如果时钟周期取得较短，那 么时间安排就能比较紧凑，但必须保证一个时钟周期内 能够完成CPU内部最长的数据通路操作。u 总线周期中允许插入延长周期(扩展同步方式)总线周期送地址读写结束T

10、1T2T3T4总线周期送地址读写结束T1T2T3T4TW（a）同步方式下的总线周期（b）插入延长周期的总线周期u 同步方式中引入异步应答在总线上采用一种“三脉冲总线请求应答”方式来实现 总线权的转移，如下图：请求/应答 设备释放 总线 设备请求 总线 CPU响应若干周期若干周期3.1.3 控制器分类控制器的任务：决定在什么时间、根据什么条件、发什 么命令、做什么操作。微命令的产生依据：时间（周期、节拍、脉冲）、指令 代码、状态（PSW和设备状态）、外部请求（中断、 DMA等）。微命令序列的产生途径： 通过组合逻辑电路 通过执行微指令 不同的途径导出了两种分别不同的控制器类型，即组合 逻辑控制器

11、和微程序控制器。 组合逻辑控制器基本框图控制台信息主存 运算器微命令发生器状态寄存器PSW时序系统指令寄存器IR程序计数器PCI/O状态运行状态译码器地址形成 部件微命令序列 寻址 方式时序 信号操作码指令（来自主存）采用组合逻辑控制方式的控制器称为组合逻辑控制器， 其结构如下图所示： 微程序控制器基本框图 采用微程序控制方式的控制器称为微程序控制器，其结 构如下图所示：控制存储器 CMPSW微地址寄存器 uAR指令代码微指令寄存器uIR微地址形成 电路微命令序列 译码器IRPC运行状态微地址字段微命令字段一条机器指令要分成若干步执行，将每步操作所需的若 干微命令以代码的方式编写在一条微指令中

12、，若干条微 指令组成一段微程序，对应一条机器指令。3.1.4 CPU与外部的信息交换设计CPU时：既要考虑主机内部的信息传送，也要考虑 主机与外设之间的信息传送，即主机与外设的连接方式 和CPU对传送的控制方式。主机与外设的信息交换通过它们之间的数据传送通路实 现，传送通路的连接模式分为： 辐射型 总线型 通道型而CPU对信息传送的控制方式主要分为： 直接程序传送方式 程序中断方式 直接存储器访问（DMA）方式1.主机与外围设备的连接模式（1）辐射型主机接口I/OI/OI/O（a）辐射型主机接口I/OI/OI/O接口I/OI/O系统总线（b）实用星型连接（2）总线型主机接口I/OI/O接口I/

13、O系统总线接口（3）通道型主 机I/OI/OI/OI/O总线通道通道I/OI/O总线2.信息传送的控制方式对信息传送进行控制，从CPU程序组织的角度，需要综 合解决以下问题：对上述问题的不同处理方式，主机与外设之间的信息传 送控制方式可以划分为三种：直接程序传送、程序中断 和DMA方式。（1）CPU启动外部设备后，在外设准备或具体操作期间 ，CPU等待还是并行执行？（2）如果CPU并行，那么外设工作完成后如何通知CPU去 执行与外设有关的I/O操作？（3）CPU通过什么方式执行I/O操作？通过程序实现I/O 传送还是通过硬件操作实现？（1）直接程序传送方式含义：CPU在现行程序中通过直接执行I

14、/O指令来实现 数据的传送控制。 要点：CPU查询外设状态，根据外设状态决定需要完成 的操作。v 外设可能的状态：空闲、工作、结束空闲 00工作 01结束 10启动完成一次操作再工作 清除外设状态及其转换v 程序组织CPU启动外设准备好或完成 一次工作？CPU与外设交换数据CPU清除外设全部完成？是是图 程序查询方式流程主要优点：不增加CPU硬件，控制简单。（2）程序中断传送方式当CPU响应外设提出的随机请求后，暂时不执行当前的 程序，转去执行另一段程序（子程序），完成与外设的 数据交换，然后再返回原程序的执行，这种方式就称为 程序中断传送控制方式。明显缺点： CPU启动设备后只能查询等待，无

15、与外设并行能力； 所有操作均需事先安排，CPU无随机请求响应能力；这种方式适用于对CPU速度、效率要求不高的场合，允 许CPU在I/O过程中不做其他事情，或者诊断、调试过 程等等。v 程序组织开中断启动外设当前程序中断服务程序中断请求响应返回中断方式的程序组织v 硬件设置响应逻辑判优逻辑请求逻辑屏蔽逻辑CPU送逻辑字非屏蔽外部设备图(b) 中断方式的硬件组织适用场合：外设存在复杂 随机事件、实时性、中低 速I/O操作。（3）DMA传送方式直接依靠硬件在主存与I/O设备之间传送数据的一种工 作方式，传送期间不需要CPU执行程序进行干预。发出DMA操作命令的部件： 早期，由CPU发送命令控制DMA

16、操作；在响应请求后，在一个周期内暂停执行程序，实现DMA传送，周期挪用（窃取）。 现代，设置专门的DMA控制器；在响应请求后，由DMA控制器控制数据传送。DMA初始化和结束处理： CPU在初始化阶段，向DMA控制器或接口提供初始化信息：传送方向，主存缓冲区首地址，交换量，外设寻址信息。 传送结束时，外设接口向CPU发出中断请求，CPU调用中断处理程序进行结束处理。v 程序组织DMA初始化启动I/O设备结束处理中断请求响应返回DMA方式的程序组织DMA请求DMA请求DMA传送DMA传送v 硬件组织主要考虑两个方面： CPU,在时序系统中设置专门的DMA周期，在此周期中CPU放弃 总线控制权。 接口,分别设置DMA控制器和接口，分别用作公共控制部件和 实现外设与总线连接。特点：传送速度快、传送操作简 单，适用于外设与主存简单大批 量数据传送。