《CMOS IC的工艺集成》由会员分享,可在线阅读,更多相关《CMOS IC的工艺集成(69页珍藏版)》请在金锄头文库上搜索。
1、10.4 CMOS IC的工艺集成*CMOS工艺中的基本模块 *双阱CMOS IC工艺的主要流程和基 本掩模*1Schematic DiagramTop view of TransistorCross-section of TransistorVDDVSSVoutVinsdsdggVDDVSSVoutVinggsdsdn-channel transistorp-channel transistorp-welln+p+n+p+n-substratesourcedrainsourcedrainfield oxidegate oxidemetalpolysilicon gatecontact工艺流程
2、从定义 有源区开始,晶体管 就在这些区域中形成。有源区*2*阱区离子注入; *定义有源区刻蚀及在绝 缘沟槽中填充氧化物; *淀积及形成多晶硅层图 形; *源区和漏区及衬底接触 的离子注入; *形成接触和通孔窗口淀 积及形成金属层图形;*3*4*掩膜一:N阱光刻5 用来规定N阱的形状、 大小及位置N-wellN-wellN-N+N+P+P+N+P+P- I-SiWell Well N+-Si n阱的形成形成n阱有5个主要步骤:1)外延生长 2)初始氧化生长 3)第一层掩膜 4)n井注入(高能) 5)退火*67具体步骤:*外延层的保护层免受沾污; *注入时的保护层阻止注入对硅片的过度损伤; *屏蔽
3、层有助于控制注入深度;2.生长初始氧化层:高温(1000 )湿法氧化;大约 150A;1.生长外延硅层:轻的p型(硼)掺杂;晶向;Epi-Si衬底SiO2初始氧化层的主要作用:8*掩膜1N阱的光刻过程*3N阱光刻:涂胶掩膜对准曝光光源显影显影*这一步骤主要是将特定的掩膜图形即阱的区 域刻印在硅片上,在光刻区完成。N阱的掩膜版决定硅片的哪些区域将进行注 入以得到N阱,从而可在阱上制作PMOS管。 涂胶 显影 刻蚀 去胶 N阱注入(高能):P*N阱主要步骤在进入离子注入区之前进行检测:刻印图形 的线宽;Mask #2 blocks a implant to form the wells for t
4、he PMOS devices . Typically 300KeV.*硼掺杂(离子注入)P+去除氧化膜N-well4N阱掺杂 :刻蚀(等离子体刻蚀)去胶氧化硅刻印后的硅片送入离子注入区。光刻胶覆盖了硅片图形上的特定区域,将其 保护起来免于离子注入;而未被光刻胶覆盖的区域允许高能杂质阳离 子(磷)穿透外延层的上表面(结深约为1um), 使该区域得到均匀掺杂。离子注入后去胶,清洗。注入后的硅片再被转移到扩散区,进行退火:*修复注入引入的晶格损伤; ; *高温使杂质向硅中扩散; *杂质原子与硅原子间的共价键被激活,使杂质 原子成为晶格中的一部分电学激活; *在裸露的硅片表面生长一层新的阻挡氧化层;
5、 p阱的形成形成P阱有3个主要步骤:1) 第二层掩膜 2) P井注入(高能) 3) 退火*13*掩膜二:P阱光刻14N-N+N+P+P+N+P+P- I-SiWell Well N+-Si 用来规定P阱的形状、大 小及位置P-well P-well*15第二层掩膜,P阱的掩膜是第一层掩膜的直 接反相。二者往往是在同一次光刻中完成。*P阱倒掺杂注入离子的能量明显低于N阱。 第二层掩膜,P阱注入 ; P阱注入(高能):B 退火;*P阱主要步骤退火与第一步退火基本上一样。主要是取决于注入成分的质量显著不同,硼 只有磷原子量的三分之一,故注入所需能量也只 相当于磷的三分之一,就能得到相同的结深。Mas
6、k #3 blocks a implant to form the wells for the NMOS devices . Typically 150 200KeV.Wafer clean Grow pad oxide Deposit nitride (a) N-well mask Etch nitride Strip photoresist N-well implantation (b) Anneal/drive-in and oxidation (c) Strip nitride P-well implantation (d) Anneal and drive Strip pad oxi
7、de (e) 槽刻蚀1) 隔离氧化层(垫氧) 2) 氮化物淀积 3) 第三层掩膜 4) STI 槽刻蚀*18槽刻蚀有4个主要步骤:*deposited nitride layer有源区光刻板 N型p型MOS制作区域 (漏-栅-源)19*掩膜三:光刻有源区有源区:nMOS、PMOS晶体管形成 的区域N-well 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅SiO2隔离岛 用于确定薄氧化层。20P-wellN-wellN-N+N+P+P+N+P+P- I-SiWell Well N+-Si*1. 淀积氮化硅:氧化膜生长(湿法氧化)氮化膜生长涂胶对版曝光有源区光刻板2. 光刻有源区:
8、P-wellN-wellP-wellP-wellN-wellP-wellN-wellP-wellN-well*显影氮化硅刻蚀去胶3. 场区氧化:场区氧化(湿法氧化)去除氮化硅薄膜及有源区SiO222P-wellN-wellP-wellN-wellP-wellN-wellP-wellN-well*槽刻蚀;氧化层作为缓冲层,用于减缓硅衬底与随后淀积 的氮化硅层之间的应力;同时保护有源区在去掉氮化 物时免受沾污;氮化层在淀积STI氧化物时保护有源区及在CMP时 充当抛光的阻挡层; 第三层掩膜(浅槽隔离区); STI槽刻蚀; *STI氧化物填充; *STI氧化层抛光及去除氮化硅;淀积氧化层(垫氧)和氮
9、化硅;*没有光刻胶保护的区域被离子或强腐蚀性的化 学物质刻蚀掉氮化硅/氧化硅及硅; *沟槽倾斜的侧壁及圆滑的底面有助于提高填充 的质量和隔离结构的电学特性;氧化物填充氧化物填充有2个主要步骤:1)沟槽衬垫氧化硅 2)沟槽 CVD 氧化物填充 *25*生长沟槽衬垫氧化硅生长衬垫氧化层是为了改善硅与沟槽填充 氧化物间的界面特性; *沟槽CVD氧化物填充性;实现高速淀积和高产出率; 氧化物平坦化氧化物平坦化 有2个主要步骤:1)沟槽氧化物抛光 ( 化学机械抛光 ) 2)氮化物去除 *27*28*CMP沟槽氧化物抛光在化学机械抛光区,采用CMP使硅片表面平 坦化; *去除氮化硅;在扩散区,用热磷酸槽从
10、硅片上去除氮化 物;经清洗、烘干后,最后检查隔离氧化层的 厚度;多晶硅栅结构工艺 有4个主要步骤:1)栅氧化层的生长 2)多晶硅淀积 3)第四层掩膜 4)多晶硅栅刻蚀*29*去除氮化硅薄膜及有源区SiO2P-wellP+N+N+P+N-SiP-well栅极氧化膜多晶硅栅极 生长栅极氧化膜 淀积多晶硅 光刻多晶硅*掩膜四:光刻多晶硅 用来刻蚀多晶硅, 形成多晶硅 栅极及多晶硅互连线。 30P-wellN-well*P-well生长栅极氧化膜P-well淀积多晶硅P-well涂胶光刻多晶硅光刻板P-well多晶硅刻蚀31n- -轻掺杂漏注入 有2个主要步骤:1)第五层掩膜 2)n-LDD 注入(
11、低能量 , 浅结 ) n- -轻掺杂漏注入*32p- -轻掺杂漏注入 有2个主要步骤:1)第六层掩膜 2)P-轻掺杂漏注入( 低能量,浅结 ) p- - 轻掺杂漏注入*33*34*结构:在沟道的漏端及源端增加低掺杂区。*作用:降低沟道中漏附近的电场(在整个沟道 区最大),减少源漏间的沟道漏电流效应,提 高FET的可靠性。LDD 使用的较大质量的掺杂材料使硅片的上 表面成为非晶态,可降低沟道端口处的掺杂浓度 及掺杂浓度的分布梯度,有助于维持浅结。*35侧墙用来环绕多晶硅栅,在源漏注入时能够 保护沟道,防止更大剂量的源漏注入过于接近沟 道以致可能发生源漏穿通。侧墙的形成有 2个主要步骤:1)淀积二
12、氧化硅 2)二氧化硅反刻*36n+ 源 / 漏注入有 2个主要步骤:1)第七层掩膜 2)n+ 源 / 漏注入 ( 中等能量 ) (1)n+ 源 / 漏注入*37p+ 源 / 漏注入有 3个主要步骤:1)第八层掩膜 2)p+ 源 / 漏注入 ( 中等能量 ) 3)退火 (2)p+ 源 / 漏注入*38*P-wellP+N+N+P+N-SiP-well*掩膜五:P+区光刻 P+区光刻 离子注入B+,栅区有多晶硅做掩 蔽,称为硅栅自对准工艺。 去胶w 确定需要进行离子注入形 成P+的区域。 39P-wellP+P+*P-wellP+P-wellP+P+硼离子注入去胶40*P-wellP+N+N+P+
13、N-SiP-well N+区光刻 离子注入P+,栅区有多晶硅做掩 蔽,称为硅栅自对准工艺。 去胶*掩膜六:N+区光刻w 用来确定需要进行掺杂的 N+区域, 它实际上是P+ 掩膜版的负版。 41P-wellP+P+*P-wellN+P-wellP+P+磷离子注入去胶P+P+N+N+42金属及金属性材料在集成电路技术中的应用 被称为金属化。金属化系统的功能: *MOSFET栅电极材料:作为MOSFET器件中的一个组 成部分,对器件性能起着主要作用(多晶硅) *互连材料:将同一芯片内的各个独立的元器件连 接成为具有一定功能的电路模块;(铝) *接触材料:直接与半导体材料接触的材料,以及 提供与外部相
14、连的连接点。(硅化物)(1) 金属和半导体形成低阻接触 (2) 低阻互连 (3) 与下面的氧化层或其它介质层的粘附性好 (4) 台阶覆盖好 (5) 结构稳定,抗电迁移性及耐腐蚀性好 (6) 易淀积和刻蚀 (7) 制备工艺简单电学、机械、热学、热力学及化学金属 (metal):low resistivity 多晶硅(polySi):Medium resistivity) 硅化物(metal silicides):介于以上二 者之间接触(孔)的形成有 3个主要步骤:1)淀积钛 2)退火,生成TiSi2 3)接触孔光刻,刻蚀掉没反 应的钛*47孔W塞 (W-stud) 电阻率介于铝和硅化物之间 1m
15、m后,充填能力强,台阶覆盖能力强 热稳定性好 低应力 抗电迁移能力和抗腐蚀能力强LPCVD钨与SiO2等各种常用介质粘附不好,需要粘附层TiN; 为了降低接触电阻,Si和TiN需加入Ti作为接触层W/TiN/Ti/Si钨塞两步法填充:硅烷法较低气压下成核生长 氢气法快速完全填充*P-wellP+N+N+P+N-SiP-well磷硅玻璃(PSG)*掩膜七:光刻接触孔 淀积PSG 光刻接触孔 刻蚀接触孔w 确定接触孔, 将这些位置 处的SiO2刻蚀掉。 50P-wellP+P+*P-wellP+P+N+N+淀积PSGP-wellP+P+N+N+光刻接触孔P-wellP+P+N+N+刻蚀接触孔P-w
16、ellP+P+N+N+去胶*光刻接触孔步骤51局部互连工艺的 2个主要步骤:1)形成局部互连氧化硅介质 2)制作局部互连金属*52*P-well*掩膜八:光刻局部互连 淀积铝 光刻铝 去胶w 用于刻蚀金属电极和金属连线。 53P-wellP+P+形成局部互连氧化硅 介质的4个主要步骤:1)氮化硅化学气相淀积 2)掺杂氧化物的化学气相淀积 3)氧化层抛光 (CMP) 4)第八层掩膜, 局部互连刻蚀 (1)形成局部互连氧化硅介质*54制作局部互连金属 的4个主要步骤:1)金属钛淀积 (PVD工艺) 2)氮化钛淀积 3)钨淀积(化学气相淀积工艺平坦化) 4)磨抛钨 (2)制作局部互连金属*55制作通孔1的3个主 要步骤:1)第一层层间介质氧化物淀积(化学气相淀积) 2)氧化物磨抛 3)第九层掩膜,第一层层间介质刻蚀 (1)制