微型计算机原理

《微型计算机原理》由会员分享，可在线阅读，更多相关《微型计算机原理（20页珍藏版）》请在金锄头文库上搜索。

1、微型计算机原理 (第八章）l l主讲教师主讲教师 魏祖雪魏祖雪l lEmail:Email:重庆三峡学院物理与电子工程学院第八章 DMA技术本章内容8.1 DMA传送的特点 8.2 DMA传送的过程 8.3 DMA传送的方式 8.4 DMA控制器 8.5 DMA系统 8.6 DMA传送的应用8.1 DMA传送的特点本章首页本章首页硬件取代软件(DMAC取代CPU) 为两个介质提供直接通路I/O I/O;I/O M;M M 高速外设进行大量数据传送 8.2 DMA传送的过程在DMA操作之前要进行初始化：数据块大小、M起始地址、传送方向、使用通道等 申请阶段：外设 DMAC，若允许，DMAC CP

2、U 响应阶段： 无效，CPU DMAC，DMAC成为系统主控者 数据传送阶段：DMAC I/O，发地址给M；发读/写信号；源 目标 传送结束阶段：DMAC I/O；I/O撤除DREQ；HRQ、HLDA无效；CPU控制总线DREQHRQHLDALOCK DACK数据EOP 8.3 DMA传送的方式 1.DMA操作类型 1）数据传送2）数据校验进行某种校验，不发读/写信号 一般在DMA读之后3）数据检索不发读/写信号，在M中查找关键 字节或关键位比较寄存器源 目标，源和目标为M或I/O 传送方向：DMA读指从M读；DMA 写指向M写数据本章首页本章首页8.3 DMA传送的方式（续） 2.DMA操作

3、方式1）单字节方式（单一方式）2）连续方式（块字节方式）3种方式，区别：释放总线的条件不同3）请求方式（询问方式）操作结束或DREQ无效即释放总线操作结束（数据块操作结束，检索时找到 关键字节或关键位）才释放总线；在 操作过程中，DREQ无效则等待其有效操作一个字节就释放总线8.4 DMA控制器（DMAC）1.DMA控制器在系统中的地位两种工作状态：主动态和被动态对应于 两种地位：主控器和受控器主动态：DMA操作期间，控制系统总线(AB 、DB、CB)，控制M与I/O的数据传送被动态：非DMA操作期间，受CPU控制 检测CS和DREQ信号本章首页本章首页8.4 DMA控制器（续）两对握手信号：

4、DREQ和DACK；HRQ和HLDA2.总线控制权在DMAC与CPU间的转移M I/O264415个MC68B44M I/O M M I/O I/O264121个只写 7个只读Z80-DMAM I/O M M1.564416个(还有2个 CPU不能访问)8237A- 5传送对象最高速率 (MB/S)数据块最 大长度通道数内部寄存器数型号几种典型的DMACDMAC获得控制权：DMAC CPU，并且CPU DMACHRQHLDACPU取回控制权：DMAC撤除HRQ，CPU撤除HLDA8.4 DMA控制器（续） 3.DMA控制器8237A-51）8237A-5的外部特性主要特性：4个独立通道；64K

5、B计数和寻址能力； 支持I/O M;M M；2种操作类型、3种操作方式40脚、双列直插、+5V供电（1个NC） DREQ03：入;CH03的DMA请求;优先级DREQ0最高，DREQ3最低;有效电平编程设定 DACK03 ：出;CH03的DMA响应;最多只有一个有效;有效电平编程设定 HRQ：总线请求;高有效;DMAC CPU HLDA：总线响应;高有效; CPU DMAC IOR/IOW:双向;被动态时接收CPU的读/写命令,主动态时向I/O发读/写命令 MEMR/MEMW:输出;主动态时向M发读/写命令 CS:被动态时,由CPU选中该芯片进行读/写操作DB0DB7：被动态时作数据线，双向三

6、态;主动态时双功能,地址和数据分时复用: 传送M地址的A815;M M时作数据输入/输出线 A0A3：双向;被动态作端口选择线(16个可访问端口)，主动态发出M地址的A03 A4A7：单向;主动态发出M地址的A47 ADSTB：地址选通;输出;用于将DB0DB7发出的A815锁存;高允许输入,低锁存 本章首页本章首页8.4 DMA控制器（续）AEN：地址允许;输出;主动态时为高电平 READY ：准备就绪;输入;用于慢速I/O或M申请延长总线周期 RESET：复位;输入;高有效 CLK：时钟;输入;为DMAC提供工作时钟 EOP:过程结束;双向;低有效;内部终止为输出,外部终止(强迫结束)为输

7、入本章首页本章首页2）8237A-5的内部寄存器及编程命令 4个通道独立的寄存器：基地址和当前地址、基字节计数和当前字节计数(16位)4个通道共用的寄存器：工作方式、命令、状态、屏蔽、请求及暂存等寄存器先/后触发器：控制每个通道的4个16位寄存器的写入;由“清先/后触发器软命令 ”清0,能自动翻转;为0时写入低字节,并翻转为1;为1时写入高字节,并翻转为0;8.4 DMA控制器（续）端口地 址通 道寄存器读写DMA+00CH0的当前地址寄存器CH0的基地址与当前地址寄存器DMA+10CH0的当前字节计 数 器CH0的基字节计 数器及当前字节计 数 器DMA+21CH1的当前地址寄存器CH1的基

8、地址与当前地址寄存器DMA+31CH1的当前字节计 数 器CH1的基字节计 数器及当前字节计 数 器DMA+42CH2的当前地址寄存器CH2的基地址与当前地址寄存器DMA+52CH2的当前字节计 数 器CH2的基字节计 数器及当前字节计 数 器DMA+63CH3的当前地址寄存器CH3的基地址与当前地址寄存器DMA+73CH3的当前字节计 数 器CH3的基字节计 数器及当前字节计 数 器DMA+8公 用状态寄存器命令寄存器DMA+9请求寄存器DMA+10单个通道屏蔽寄存器DMA+11工作方式寄存器DMA+12清先后触发器软命令DMA+13暂存寄存器总清除软命令DMA+14清4个通道屏蔽寄存器软命

9、令DMA+154个通道屏蔽寄存器“DMA”为 8237A-5 基地址本章首页本章首页8237A-5 端口地址分配8.4 DMA控制器（续）本章首页本章首页基地址和当前地址寄存器(DMA+0,+2,+4,+6)基字节计数器和当前字节计数器(DMA+1,+3,+5,+7)16位;初始化时装入M起始地址;二者同时写入(先低字节后高字节 )前者：只写;写入后不变;自动预置方式时为后者重新赋值后者：可读可写;按指定方式自动修正，始终存放当前M单元地址16位;初始化时装入数据块大小(N-1);二者同时写入(先低后高)前者：只写;写入后不变;自动预置方式时为后者重新赋值后者：可读可写;每操作一次自动减1;减

10、为FFFFH结束状态寄存器和命令寄存器(DMA+8) 状态寄存器：只读;寄存8237A-5的状态(那些通道有请求，那些已结束 ) CH3CH2CH1CH0CH0CH1CH2CH3请求服务过程结束 =1:有DMA请求 =0:无DMA请求=1:已收到终止信号 =0:未收到终止信号8.4 DMA控制器（续）本章首页本章首页命令寄存器：只写;控制8237A-5的操作;由RESET和总清除软命令清除M MCH0保持工作允许时序优先级写入选择DREQDACK0:禁止M M 1:允许M M0:CH0地址不保持 1:CH0地址保持;D0=1时有效0:允许工作 1:禁止工作0:正常时序 1:压缩时序0:固定优先

11、级 1:循环优先级0:滞后写 1:扩展写0:高有效 1:低有效0:低有效 1:高有效说明M M：CH0发软件请求;CH1控制数据块大小;CH0提供源 M地址,CH1提供目标M地址;一次传送需两个总线周期 固定优先级：CH0最高,CH3最低如PC机：MOV AL,0OUT 08H,AL请求寄存器(DMA+9) 只写;由软件启动DMA操作;不可屏蔽,块字节方式通道选择 00:CH0 01:CH1 10:CH2 11:CH3请求位 0:无请求 1:有请求D7D6D5D4D3D2D1D0无效如：CH0发出请求MOV AL,04HOUT 09H,AL级联方式：主片不输 出地址和读写信号8.4 DMA控制

12、器（续）屏蔽寄存器(只写 )通道选择 00:CH0 01:CH1 10:CH2 11:CH3屏蔽位 0:开放 1:屏蔽D7D6D5D4D3D2D1D0无效如：CH1开放MOV AL,01HOUT 0AH,AL单个通道屏蔽字(DMA+10)4个通道屏蔽字(DMA+15)0:开放 1:屏蔽D7D6D5D4CH3CH2CH1CH0无效如：CH1、CH2开放,其余屏蔽MOV AL,09HOUT 0FH,AL如：CH2屏蔽MOV AL,06HOUT 0AH,AL方式寄存器(DMA+11)D7D6D5D4D3D2D1D0方式选择 00:询问方式 01:单一方式 10:连续方式 11:级联方式通道选择 00

13、:CH0 01:CH1 10:CH2 11:CH3操作类型 00:校验 01:DMA写 10:DMA读 11:无效自动预置 0:禁止 1:允许地址修正 0:增量 1:减量如：MOV AL,4AHOUT 0BH,AL; M I/O单个通道屏蔽字(DMA+10)本章首页本章首页8.4 DMA控制器（续）本章首页本章首页暂存寄存器(DMA+13) 只读;M M时暂存读出的数据,由RESET和总清除软命令清除清先/后触发器(DMA+12)：将先后触发器清0总清除(DMA+13)：作用同RESET;清除命令、状态、请求、暂存和先/后触发器清屏蔽寄存器(DMA+14)：清除4个通道的屏蔽寄存器软命令(3条

14、)只要对特定地址进行一次写操作(即CS、内部端口地址和IOW同时有效)，命令就 生效，与写入的具体数据无关即：OUT 0CH,AL ;清先/后触发器软命令OUT 0DH,AL ;总清除软命令OUT 0EH,AL ;清屏蔽寄存器软命令AL中可为任 意值3）8237A-5的工作时序两种工作状态可看成两个操作周期：空闲周期（被动态）和有效周期（主动态） ;还有一个从空闲周期到有效周期的过渡阶段;共有7种状态周期8.4 DMA控制器（续）本章首页本章首页空闲周期SI过渡状态S0未发生DMA请求时 检测CS：CPU是否对其操作 检测DREQ：外设是否有请求DMAC发出HRQ之后， 收到HLDA之前有效周

15、期 DMAC收到HLDA之后，接管总线包括4个状态周期(S1、S2、S3、S4),慢速I/O或M还可通过令READY=0申请插入SW， 8237A-5在S3中检测READY，SW中的操作同S3CLKSISIS0S0S1S2S3S4S2S3S4SISIA815有效地址有效地址DREQHRQHLDAAENADSTB DB07A07DACKIOR MEMRIOW MEMW扩展写压缩时序8.4 DMA控制器（续）本章首页本章首页S1：更新高8位地址.AEN、ADSTB有效,DMAC将M的A815放到DB07上; 只有当 A815有变化时才出现 S2：选中两个介质.输出16位地址选中M:低8位由A07直接输出;高8位由DB07 经外部锁存器(由ADSTB下降沿锁存)输出；发出有效的DACK选中I/OS3：读周期.发出IOR(DMA写)或MEMR(DMA读),从源读数据到DB07,等待写周期S4：写周期.发出MEMW(DMA写)或IOW(DMA读),将DB07上的数据写到目标中S0SIS1S2S3S4SWSIS0SWDREQHLDA就绪未就绪就绪块字节单字节空闲状态请求应答状态数据传送状态8237A-5时序状态流程图提前写(扩展写)：写提前到与读同时开始(S3)， 与读一样扩展到2个时钟周期压缩时序：去掉S3，读与写同为1个时钟周期SW：慢速I/O或M传送时，在S3和S4间插入S