《国家十一五规划教材-李春茂主编-电子技术-第10章 组合逻辑电路》由会员分享，可在线阅读，更多相关《国家十一五规划教材-李春茂主编-电子技术-第10章 组合逻辑电路（63页珍藏版）》请在金锄头文库上搜索。
1、第10章 组合逻辑电路10.1 组合逻辑电路的特点10.2 组合逻辑电路分析和设计10.3 常用组合逻辑电路Date10.1 组合逻辑电路的特点特点:输出与输入的关系具有即时性 组合逻辑电路：用各种门电路组成的，用于实现某 种功能的复杂逻辑电路。一般示意框图 X1 X2X3Z1Z1Z1组合逻辑电路 输入输出Date10.2 组合逻辑电路的分析和设计方法步骤:根据题意写 逻辑表达式逻辑式化简卡诺图化简确定电路的功能 写最简式列出真值表 10.2.1 组合逻辑电路的分析Date例10-1 分析图10-2所示的逻辑电路 解： 图10-2所示为4个门电路构成的3级组合电 路。组合逻辑电路中“级”数是指
2、从某一输入信 号发生变化至引起输出端也发生变化所经历的 逻辑门的最大数目。 图10-2 (1) 列出图10-2的逻辑式, 并进行化简 F=AB+B+BCD =AB+B(A+1)+BCD=A(B+B)+B(1+CD)=A+B （10-1）Date（2）根据式子（10-1）列出真值表，如表10-1所示。 表10-1ABF000101011111（3）确定电路的功能。 输出端F的状 态仅取决于输入 变量A、B的状态 ：A、B同时为 0时，则F为0，否 则F为1。 Date例10-2 分析图10-3所示的逻辑电路的功能。图10-3 B(2)荧光数字显示器；(3)液体数字显示器 ；(4)气体放电显示器
3、半导 体数 码管 的外 形示 意图 LED数码管共阴极接法 共阳极接法Date半导体数码管的特点：工作电压低、体积小、可靠 性高、寿命长、响应速度快（1 100ns）、亮度也 较高，但工作电流较大，每一段的工作电流一般在 10mA左右。 液晶显示器(Liguid Crystal Display，简称LCD) 液晶显示器的最大优点是功耗极小，工作电压也 很低。缺点是亮度很差、响应速度较低，限制了 它在快速系统中的应用 Date（2）BCD-七段显示译码器用于将数字仪表、计算机、和其它数字系统中的 测量数据、运算结果译成十进制数显示出来。数字、文字、 符号代码 译码器显示器Date七 段 显 示
4、译 码 电 路 真 值 表十进制数 D C B A a b c d e f g 显示字形0 0 0 0 0 1 1 1 1 1 1 0 01 0 0 0 1 0 1 1 0 0 0 0 12 0 0 1 0 1 1 0 1 1 0 1 23 0 0 1 1 1 1 1 1 0 0 1 34 0 1 0 0 0 1 1 0 0 1 1 45 0 1 0 1 1 0 1 1 0 1 1 56 0 1 1 0 0 0 1 1 1 1 1 67 0 1 1 1 1 1 1 0 0 0 0 78 1 0 0 0 1 1 1 1 1 1 1 89 1 0 0 1 1 1 1 0 0 1 1 9 表10-1
5、1Date由表10-11可以分别得到7个笔划输出的卡诺图，在 卡诺图上采用“合并0然后求反”的化简方法将ag化 简，得到（10-12）DateBCD 七段显 示译码 器7448 的逻辑 图 Date用7448 驱动 BS201的 连接方 法 Date（3）用译码器设计组合逻辑电路例10-8 试利用3线8线译码器74LS138（T330）设 计一个多输出的组合逻辑电路。其输出的逻辑函数 式为：（10-13）Date解： 首先将式(10-13)给定的逻辑函数化为最小项之 和的形式，得到(10-14)把Z1Z4变换为m0m7的函数式 Date(10-15)式（10-15）表明，只需在74LSl38的
6、输出端附加4个 与非门，即可得到Z1Z4的逻辑电路。电路的接法 如图10-25所示: Date图10-25 例10-8的电路Date10.3.3加法器 (1) 半加器1+) 010+) 110+) 001+) 11 0进位C半加器真值表A B S C0 0 0 00 1 1 01 0 1 01 1 0 1S=AB+AB=A B C=AB逻辑 表达 式DateA&1 BSCC0ABSC逻辑图 逻辑符号 Date全加器真值表 Cn-1 An Bn Sn Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1
7、1Sn = Cn (An Bn)C n = AnBn+Cn-1(An Bn)全加器逻辑函数式Date2. 全加器逻辑图 逻辑符号 Date3多位加法器依次将低位全加器的进位输出接到高位全加器的进 位输入，就可由若干全加器级联构成多位全加器。 4位串行进位加法器 Date4用加法器设计组合逻辑电路例10-9 设计一个代码转换电路，将BCD代码的842l 码转换成余3码。解: 以8421码为输入、余3码为输出，即可列出代 码转换电路的逻辑真值表，如表10-14所示。 仔细观察表10-14不难发现， 进制和DCBA所代表的二进制数始终相差0011，即十进 制数的3。故可得和DCBA所代表的二(10-
8、16)根据式(10-16)，用一片4位加法器74LS283便可接 成要 求的代码转换电路，如图10-31所示。Date输输 入输输 出DCBA00000011000101000010010100110110010001110101100001101001011110101000101110011100表10-14 例10-9的逻辑真值表Date图10-31 例10-9的代码转换电路Date10.3.4 数值比较器 用来比较A和B两个正数的逻辑电路，称为数值 （或数字）比较器（Comparator）。 11位数值比较器输输入输输 出ABABAB)=AB(AB)=AB(A=B)=AB+AB=AB=
9、AB（10-17）Date根据式（10-17），画出1位数值比较器的逻辑图： 图10-32 1位数值比较器 Date2中规模集成4位数值比较器 4位数值比较器的逻辑思想是从高位到低位逐位比 较A、B两组数值的大小 如图10-33所示是4位数值比较器7485的逻辑符号图 数码输入 级 联 输 入 端 比较结果 输出端 图10-33 Date由表P223 （10-16）便可以出4位数值比较器7485的 逻辑功能 。 例10-10 试用两片CC14585组成一个8位数值比较器。解： 根据多位数比较的规则，在高位相等时取 决于低位的比较结果。由比较器功能可知，在 CC14585中 信号是用 和 产生的
10、，也即 只需输入低位比较结果 在扩展连接时，和 就够了。 它仅仅是一个控制信号。 在正常工作时应使端处于高电平。这样就得到了如图10-34所示的 8位数 值比较器电路。Date因为电路结构不同，扩展输入端的用法也不完全 一样，使用时应注意加以区别。图图10-3410-34 将两片将两片CC14585 CC14585 接成接成8 8位数值比较器位数值比较器Date10.3.5 数据选择器（多路转换器）数据选择器（Multiplexer,简称MUX），又称多 路开关或多路选择器，它是从多个输入数据中 选择一个送至输出端。 类似一个多投开关，是一个多输入、单输 出的组合逻辑电路。功能：1. 2选1数
11、据选择器DateF= AD0 + AD11&D0D1A1F输入数据输出数据控制信号D0D1FA输入 输出控制Date2. 4选1数据选择器(集成电路型号:74LS153)A1 A0 F0 0 D00 1 D11 0 D21 1 D3 F=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3D0A0D3D2D1A1FDate图10-38 4选1数据选择器逻辑图 Date&123456&7891011123141516地1W1D01D11D21D3A12S2D22W2D02D12D3A0电源1STTL集成电路：双4选1数据选择器型号:74LS153（国产T1153-T4153)输出输
12、入 A0A1SW 10 0 0 0 0 1 0 1 0 0 1 1 0D0 D1 D2 D3Date3用数据选择器设计组合逻辑电路例10-12 试用4选1数据选择器实现以下逻辑函数 解： 将上式变换即可化成与式(10-19)完全对应的形式(10-19)(10-20)将式(10-20)与式(10-19)对照一下便知，只要令数据 选择器的输入为 Date如图10-41 所示，则 数据选择 器的输出 就是所要 求的逻辑 函数图图10-4110-41 例例10-1210-12的电路的电路Date小结：组合逻辑电路的特点是，任意时刻电路的输出 状态只取决于该时刻的输入状态，而与该时刻前的 电路状态无关。对组合逻辑电路进行分析时，可以逐级地写出 逻辑表达式，然后进行化简，力求得到一个最简的 逻辑表达式。组合逻辑电路的设计过程与分析过程 相反。在设计一些简单的组合逻辑电路时，关键是 根据设计要求列出真值表。组合逻辑电路形式多样，包括编码器、译码器、 数据选择器、数值比较器、加法器等。Date
