《微机原理与接口技术ppt_第5章 存储器》由会员分享，可在线阅读，更多相关《微机原理与接口技术ppt_第5章 存储器（62页珍藏版）》请在金锄头文库上搜索。
1、第五章 存储器n存储器分类n随机存储器RAMn只读存储器ROMn存储器系统的设计n存储空间的分配和使用存储器的分类存储器外部存储器内部存储器硬盘软盘磁带光盘RAMROMSRAMDRAMPROMEPROMEEPROM静态随机存取存储器(SRAM)n存储信息的原理n单元电路是由6个MOS管组成的双稳态触发器电路 来存储0或者1，0或1的状态能一直保持，直到重新 写入新数据；数据的读出是非破坏性的，数据读出 后，原始的信息保持不变。n结构n存储矩阵，决定存储器中存储单元的排列形式，有 字结构和位结构两种n地址译码器，用来选择存储单元，有线性译码和复 合译码两种，通常采用复合译码n控制逻辑与三态数据缓
2、冲器，控制CS、WR、RD信 号典型的SRAM芯片n典型的SRAM芯片有：n2114（2K4）n6116（2K8）n6264（8K8）n62128（16K8）n62256（32K8）2K：表示该芯片内部存 储单元的数目，这个数 决定存储芯片地址线的 数目。 8：表示该芯片每个存 储单元存储信息的位数 ，这个数决定存储芯片 数据线的数目。SRAM芯片 HM6116nA0A10 :地址线nI/O07:数据线nWE:写允许信号， 低电平有效nOE:读允许信号， 低电平有效nCE:片选I/O I/O I/O1 2 3 4 5 6 7 8 9 10 11 121314242322212019181716
3、15A7 A6 A5 A4 A3 A2 A1 A0 1GNDWEA8 A9OE A10 CEVCC（+5V）2 3I/O8 I/O7 I/O6 I/O5 I/O4HM6116（2K8）SRAM与CPU的连接CPU存储器 接口 电路SRAM地址总线控制总线数据总线地址线An-A0数据线I/O8-I/O1OECSWE动态随机存取存储器(DRAM)n存储信息的原理n利用电容存储电荷来保存信息的，由于电容 会缓慢放电而丢失信息，所以必须定时对电 容充电，称为刷新。n刷新：把存储单元的数据进行读出，经过读 放大器放大之后再写入该存储单元以保存电 容中的电荷。DRAM结构特点nDRAM的地址线是复用的，即
4、地址线分为 行地址和列地址两部分。在对存储单元 进行访问时，由行地址选通信号RAS把行 地址送入行地址锁存器；再由列地址选 通信号CAS把列地址送入列地址锁存器nCPU与DRAM之间的信息交换由DRAM控 制器完成。DRAM芯片 Intel2164nA0A7 ：地址线 （复用）nDIN：数据输入 DOUT ：输入输出nWE ：读写控制信 号nRAS:行选通信号 CAS：列选通信号116 2 3 4 5 6 7 815 14 13 12 11 10 9Vss(+5V) CAS DOUT A6 A3 A4 A5 A7NC DIN WE RAS A0 A1 A2 GNDIntel 2164 (64K
5、1)高集成度的DRAM及内存条n把若干DRAM芯片安装在一块印刷电路板上， 构成具有一定容量的存储器（其输入与输出线 都已标准化），只要将其插入到主板上提供的 存储条插座上，就可形成微型计算机内存。这 种标准化的存储器配件称“内存条”。内存插槽内存芯片内存条SRAM和DRAM的比较SRAMDRAM集成度低高容量小大刷新无附加刷新电路速度快较慢应用场合CACHE内存条高速缓冲存储器（CACHE）nCACHE的作用nCACHE的工作原理CACHE的作用n为了克服CPU与主存储器的速度的差异， 充分发挥CPU的速度优势，而在主存和 CPU之间设置一个容量小而速度快的存储 器，通常由SRAM构成。CA
6、CHE的工作原理n平时，系统程序、应用程序以及用户数 据是存放在硬盘中的；n在系统运行时，正在执行的程序或需要 常驻的程序由操作系统从硬盘中装入主 存储器中；n而在主存储器中经常被CPU使用的一部分 内容，要“拷贝”到CACHE存储器中，与 CPU一起高速运行。PC机中分级存储器结构可编程可擦除ROM(EPROM)nEPROM特点nEPROM芯片 Intel2764nEPROM工作方式EPROM特点nROM和PROM的内容一旦写入，就无法改 变，而EPROM却允许用户根据需要对它 编程，且可以多次用紫外光照射进行擦 除和重写EPROM芯片 Intel2764Intel 2764 8K8nA0A
7、12 :地址线nO07:数据线nPGM:编程脉冲控制端， 输入，连接编程信号nOE:输出允许信号，低 电平有效nCE:片选信号nVPP:编程时电压输入nVCC:电源电压，5伏存储器系统的设计n所要考虑的问题nCPU总线的负载能力nCPU的时序和存储器存取速度之间的配合n存储芯片的选取及数目n片内寻址和片间寻址地址线的分配n译码电路的选取（有线性译码、全译码和部分译码 方式）n数据线、控制线的连接n举例说明举例（1）-线性选择方式nRAM芯片Intel6264容量为8K8位，用2 片SRAM芯片6264，组成16K8位的存储 器系统。地址选择的方式是将地址总线 低13位（A12A0）并行的与存储
8、器芯片 的地址线相连，而CS端与高地址线相连 。n要求：写出解题步骤和画出系统的电路 图。解题步骤n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码形成片选信 号？线形译码方式n需要的控制信号的类型及如何与存储器系统中 的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围6264 1# A12 A0 CSD7D06264 2# A12 A0 CSD7D0A13M/IOA12A0A12A0 D7D0D7D0举例（2）-全译码选作方式n假设一个微机系统的RAM容量为4KB，采 用1K8的RAM芯片，安排在64K空间的 最低4K位置， A9A0作为片内寻址， A15A10译
9、码后作为芯片寻址n要求：写出解题步骤和画出系统的电路 图。解题步骤n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？全译码方 式n需要的控制信号的类型及如何与存储器系统中 的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围举例（3）-部分译码选择方式n用2K8的RAM芯片6116和74LS138芯片 设计一个8K8的存储器系统，使其存储 器空间在24000H25FFFH解题步骤n74LS138芯片介绍n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码形成片选信 号？部分译码方式n需要的控制信号的类型
10、及如何与存储器系统中 的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围74LS138芯片介绍存储器芯片数目的确定n存储器系统的总容量为8K8，即8K字节n每片RAM芯片的容量为2K8，即2K字节n所以：需要芯片总数为_进行片内寻址和片间寻址地址 线的分配n由于6116芯片有2K个存储单元，所以需 要_根地址线，才能选择其中某一个 存储单元n选择8086地址总线A0A19中的低_ 地址线进行片内寻址n选择8086地址总线A0A19中的高_ 地址线进行片间寻址11A0A10A11A19片间寻址地址线的译码1# RAM芯片的片选端2# RAM芯片的片选端3# RAM芯片的片选端4# RAM芯
11、片的片选端采用部分译码方式：每个存储器芯片的地址空间nA19 A18 A17=000时n#1: 04000H047FFHn#2: 04800H04FFFHn#3: 05000H05700Hn#4: 05800H05FFFHnA19 A18 A17=001时n#1: 24000H247FFHn#2: 24800H24FFFHn#3: 25000H25700Hn#4: 25800H25FFFHn芯片地址有重叠举例（4）n要求用4K8的EPROM芯片2732，8K8 的RAM芯片6264，译码器74LS138构成 8K字ROM和8K字RAM的存储器系统。n要求：写出解题步骤和画出系统的电路 图。解题
12、步骤n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？n偶地址和奇地址存储体的选择n需要的控制信号的类型及如何与存储器系统中的 芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围芯片数目及片内寻址n对ROM芯片2732（4K8），8K字用_ 片组成；片内用_根地址线_n对RAM芯片6264（8K8），8K字用_ 片组成；片内用_根地址线_nA0用来作为奇偶存储体的选择信号，不 参与片内寻址！412A1A12A1A13213片间寻址地址线的分配n74LS138的输入端C、B、A分别连接地址线 A16A14，控制端G1、G2A、G2B分别连接M/I
13、O 和A17、A18n74LS138译码器输出Y0、Y1完成ROM和RAM芯 片的选择n由于ROM和RAM芯片容量不同，ROM为4K8 ，需要12根地址线，RAM为8K8，需要13根 地址线；因此A13和Y0输出进行二次译码，来选 择两组ROM芯片，这样可以保证存储器地址的 连续偶地址和奇地址存储体的选择nA0和BHE分别选择偶地址和奇地址存储体 ；n若A0=0选中偶地址存储体，即连接到数 据总线的低8位；若BHE=0选中奇地址存 储体，即连接到数据总线的高8位；若A0 和BHE均为0，两个存储体全选中，读/写 一个字字、字节读写逻辑BHEA0读/写情况00在偶地址读/写一个字01在奇地址读/
14、写一个字节10在偶地址读/写一个字节11无效奇地址字的读取BHEA0数据总线使用情况01先从奇地址读取一个字节，即读取 数据总线的高8位(D15D8)，组成字 的低位字节10再从相邻的偶地址读取一个字节， 即读取数据总线的低8位(D15D8)， 组成字的高位字节RAM存储器低8位和高8位的选择n对于第一个RAM芯片6264，由于它有两 个片选端CE1和CE2，因此CE1连到 74LS138的Y1，CE2连到A0，作为偶地址 存储体；n对于第二个RAM芯片6264，CE1直接连到 74LS138的Y1，CE2连到BHE，作为奇地 址存储体；ROM存储器低8位和高8位的选择n74LS138与A13
15、的译码输出有两个信号， 分别选择两个ROM字存储体；n将A0和BHE再与这两个信号进行二次译码 ，译出四个信号，分别选择两个字存储 体中的低位字节和高位字节。二次译码电路图图5-17 1 2732芯 片图5-17 2 2732芯 片第229页 CS1和CS3选择的是偶地址存储体CS2和CS4选择的是奇地址存储体控制信号的连接nROM芯片的OE信号连到RD信号，完成数据的 读出nRAM芯片的OE信号连到RD信号，完成数据的 读出；WE信号连到WR信号，完成数据的写入nM/IO为高电平选择存储器，已连到74LS138的 G1端nA0和BHE的连接已呈现于上面的二次译码图每个芯片的地址范围n1#:
16、ROM 00000H01FFFHn2#: ROM 02000H03FFFHn3#: RAM 04000H07FFFHn以上每个地址范围又分成奇地址和偶地 址两部分。举例（5）n已知：ROM芯片2732(4K8)，RAM芯片 4118(1K 8)，3-8译码器74LS138。用这些 芯片设计一个存储器系统，使ROM的存储 空间为12K字节，地址范围为 0000H2FFFH；RAM的存储空间为2K字节 ，地址范围为6000H67FFH。n要求：写出解题步骤和画出系统的电路图。解题步骤n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n根据给出的地址范围，用于片间寻址时，地址线 的分配及如何译码？n需要的控制信号的类型及如何与存储器系统中的 芯片相连？n画出逻辑电路图逻辑电路图存储器空间的分配和使用n640K
