单片机接口技术及原理第4章并行接口和中断系统

《单片机接口技术及原理第4章并行接口和中断系统》由会员分享，可在线阅读，更多相关《单片机接口技术及原理第4章并行接口和中断系统（81页珍藏版）》请在金锄头文库上搜索。

1、第4章 并行接口P0P3和单片机的中断系统 单片机原理、接口及应用单片机原理、接口及应用第4章 并行接口及中断系统林海波第4章 并行接口P0P3和单片机的中断系统 单片机的并行接口单片机的并行接口P0P0P3P3 POPOP3P3端口的功能和内部结构端口的功能和内部结构 POPOP3P3端口的端口的编程编程 用并行口设计用并行口设计LEDLED数码显示和键盘电路数码显示和键盘电路 并行接口小结并行接口小结MCS-51MCS-51单片机的中断系统单片机的中断系统 中断的基本概念中断的基本概念 中断的系统结构中断的系统结构 中断的响应过程中断的响应过程 中断的的应用编程中断的的应用编程小结小结内容

2、提要第4章 并行接口P0P3和单片机的中断系统 4.1单片机的并行接口接口P0P3MCS-51单片机有P0、P1、P2、P3四个8位双向I/O口，每 个端口可以按字节输入或输出，也可以按位进行输入或输出 ，四个口共32根口线，用作位控制十分方便。P0口为三态双 向口，能带8个TTL电路；P1、P2、P3口为准双向口，负载 能力为4个TTL电路。4.1.1 POP3端口的功能和内部结构4.1.1.1 POP3接口功能 大多数口线都有双重功能，具体介绍如下：第4章 并行接口P0P3和单片机的中断系统 P0口1.作为输入/输出口。2.作为地址/数据总线 ,接外围芯片时P0口分时输出低 8 位 地址与

3、数据信号。P1口1.作为输入/输出口。2.在增强型(52系列)和ISP型(在系统编程型)中有如下功能:P1.0 T2引脚,定时/计数器2外部计数脉冲输入P1.1 T2EX引脚,定时/计数器2触发和方向控制P1.5 MOSI引脚,在系统编程数据输入P1.6 MISO引脚,在系统编程数据输出P1.7 SCK引脚,在系统编程时钟输入第4章 并行接口P0P3和单片机的中断系统 P2口1.作为输入/输出口。2.作为高8位地址总线。 P3口P3口为双功能1.作第一功能使用时，其功能为输入/输出口。2.作第二功能使用时，每一位功能定义如下表所示: 第4章 并行接口P0P3和单片机的中断系统 RD （外部数据

4、存储器读选通信号输入） P3.7 WR （外部数据存储器写选通信号输入）P3.6 T1 （定时器1外部计数脉冲输入）P3.5 T0 （定时器0外部计数脉冲输入）P3.4 P3.3 P3.2 TXD （串行输出线）P3.1 RXD （串行输入线） P3.0 第 二 功 能 端口引脚 INT0（外部中断0输输入线线）INT1 （外部中断1输输入线线） 第4章 并行接口P0P3和单片机的中断系统 4.1.1.2 端口的内部结构四个端口的一位结构见图5.1，同一个端口的各位具有 相同的结构。由图可见，四个端口的结构有相同之处： 依据每个端口的不同功能，内部结构亦有不同之处，以下重点介绍不同之处。 都有

5、两个输入缓冲器，分别受内部读锁存器和读引脚控制 信号的控制。都有锁存器(即专用寄存器POP3)都是场效应管输出驱动。第4章 并行接口P0P3和单片机的中断系统 1.P0口 P0口的输出驱动电路由上拉场效应管T1和驱动场效应T2 组成，控制电路包括一个与门， 一个非门和一个模拟开关MUX 。Q第4章 并行接口P0P3和单片机的中断系统 PO作I/O口使用CPU发控制电平“0”封锁与门，使T1管截止，同时 使MUX开关同下面的触点接通，使锁存器的 Q 与T2栅极接 通。当CPU向端口输出数据时，写脉冲加在锁存器的 CL 上、内部总线的数据经反相，再经T2管反相，PO口的这一 位引脚上出现正好和内部

6、总线同相的数据。由于输出驱动 级是漏极开路电路(因T1截止)，在作I/O口使用时应外接 10K的上拉电阻。 第4章 并行接口P0P3和单片机的中断系统 当输入操作时，端口中两个三态缓冲器用于读操作。缓冲器2用于读端口引脚的数据。当执行端口读指令时，读引脚脉冲打开三态缓冲器2，于是端口引脚数据经三态缓冲器2送到内部总线。缓冲器1用于读取锁存器Q端的数据。当执行“读-修改-写”指令(即读端口信息，在片内加以运算修改后，再输出到该端口的某些指令如：ANL PO，A指令)，即是读的锁存器Q的数据。 第4章 并行接口P0P3和单片机的中断系统 这是为了避免错读引脚的电平信号，例如用一根口线 去驱动一个晶

7、体管基极，当向口线写“1”，晶体管导通 ，导通的PN结会把引脚的电平拉低，如读引脚数据，则会 读为0 ，而实际上原口线的数据为1。因而采用读锁存器Q 的值而避免了错读。究竟是读引脚还是读 锁存器，CPU内 部会自行判断是发读引脚脉冲还是读锁存器脉冲，读者不 必在意。应注意 ，当作输入端口使用时，应先对该口写入“1”使场效应管T2截止，再进行读入操作，以防场效应 管处于导通状态，使引脚箝位到零，而引起误读。 第4章 并行接口P0P3和单片机的中断系统 当PO口作地址/数据线使用时，CPU及内部控制信号 为“1”，转换开关MUX打向上面的触点， 使反相器的输 出端和T2管栅极接通，输出的地址或数据

8、信号通过与门 驱动T1管，同时通过反相器驱动T2管完成信息传送，数 据输入时，通过缓冲器进入内部总线。第4章 并行接口P0P3和单片机的中断系统 P1口作通用I/O口使用，因电路结构上输出驱动部分接 有上拉电阻。当作输入时，同PO一样， 要先对该口写“1” 。 Q2.P1口 P1口的结构见下图第4章 并行接口P0P3和单片机的中断系统 3.P2口 P2口的位结构比P1多了一个转换控制部分，当P2口作通用 I/O口时，多路开关MUX倒向左；第4章 并行接口P0P3和单片机的中断系统 当扩展片外存贮器时，MUX开关打向右，P2口作高八位 地址线输出高八位地址信号。其MUX的的倒向是受CPU内部控制

9、的。应当注意：当P2口的几位作地址线使用时，剩下的P2口 线不能作I /O口线使用。第4章 并行接口P0P3和单片机的中断系统 4.P3口 P3口 P3口为双功能I/O口，内部结构中增加了第二输入 /输出功能。第4章 并行接口P0P3和单片机的中断系统 当作为普通I/O口使用时，第二输出功能端保持“1”， 打开与非门3，用法同P1口。当作第二功能输出时，锁存器输出为“1”打开与非门3， 第二功能内容通过与非门3和T送至引脚。输入时，引脚的第二功能信号通过三态缓冲器4进入第二 输入功能端。两种功能的引脚输入都应使T截止，此时第 二 输出功能端和锁存器输出端Q均为高电平。P3的各位如不设定为第二功

10、能则自动处于第一功能，在更 多情况下，根据需要， 把几条口线设为第二功能，剩下的 口线可作第一功能(I/O)使用，此时，宜采用位操作形式 。 第4章 并行接口P0P3和单片机的中断系统 归纳四个并行口使用的注意事项如下：1.如果单片机内部有程序存贮器，不需要扩展外部存贮器和 I/O接口，单片机的四个口均可作I/O口使用。2.四个口在作输入口使用时，均应先对其写“1”，以避免误 读。3.P0口作I/O口使用时应外接10K的上拉电阻，其它口则可不 必。4.P2可某几根线作地址使用时，剩下的线不能作I/O口线使用 。5.P3口的某些口线作第二功能时，剩下的口线可以单独作I/O 口线使用。第4章 并行

11、接口P0P3和单片机的中断系统 4.1.2 编程举例 下面举例说明端口的输入、输出功能，其他功能的应用实例在后面章节说明。例4-1.设计一电路，监视某开关K，用发光二极管LED显示开关状态，如果开关合上，LED 亮、 开关打开，LED熄灭。 分析：设计电路如图5. 2如示。开关接在P1.1口线，LED接P1.0口线，当开关断开时，P1.1为+5V，对应数字量为“1”，开 关合上时P1.1电平为0V，对应数字量为“0”，这样就可以用JB指令对开关状态进行检测 。第4章 并行接口P0P3和单片机的中断系统 LED正偏时才能发亮，按电路接法，当P1.0输出“1”， LED正偏而发亮，当P1.0 输出

12、“0” ，LED 的两端电压为 0 而熄灭。 LED+5V Vcc-EARST10uF 1KP1.089S51P1.11K30P30PXTAL1XTAL2 GND89C51+5V Vcc-EARST10uF 1KP1.089S51+5VP1.11K30P30PXTAL1XTAL2 GND89C51K第4章 并行接口P0P3和单片机的中断系统 编程如下：CLR P1.0 ；使发光二极管灭AGA:SETB P1.1 ；先对P1口写入“1”JB P1.1，LIG ；开关开，转LIGSETB P1.0 ；开关合上，二极管亮SJMP AGALIG: CLR P1.0 ；开关开，二极管灭SJMP AGA第

13、4章 并行接口P0P3和单片机的中断系统 +5VP1.0LED在上述电路图中二极管亮度不够，按下面两种 电路接法，增加了驱动能力，二极管更亮些。接成灌电流形式：P1.0+5VLED1加驱动电路：第4章 并行接口P0P3和单片机的中断系统 例4-2.在下图中P1.4P1.7接四个发光二极管LED,P1.0 P1.3接四个开关，编程将开关的状态反映到发光二极管 上。 111189C51P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7+5V+5V1K43304EA第4章 并行接口P0P3和单片机的中断系统 上述程序中每次读开关之前，输入位都先置“1”，保 证了开关状态的正确读入。编程

14、如下：ORG 0000H ABC: MOV P1, #0FFH ;高四位灭，低四位送“1”MOV A, P1 ;读P1口引脚开关状态至ASWAP A ;低四位开关状态转换到高四位ANL A, #0F0H ;保留高四位MOV P1, A ;从P1口输出SJMP ABC ;循环第4章 并行接口P0P3和单片机的中断系统 例3.用P1.0输出1KHz和500Hz的音频信号驱动扬声器，作报警信号，要求1KHz信号响100ms ，500Hz信号响200ms，交替进行，P1.7接一开关进行控制，当开关合上响报警信号，当开关断开告警信号停止，编出程序。分析：500Hz信号周期为2ms，信号电平为每1ms变反

15、1次。1KHz的信号周期为1ms，信号电平 每500S变反1次，编一个延时500S子程序，延时1ms只需调用2次。用R2控制音响时间长短，A作音响频率的交换控制的标志。A=FF时产生1KHz信号，A=0时产生500Hz信号。 第4章 并行接口P0P3和单片机的中断系统 P1.0 波 形 图1ms 1ms100个T (变反200次即 200ms)。500S500S100个T (变反200次即100ms)。TT第4章 并行接口P0P3和单片机的中断系统 ORG 0000H CLR A ；A作1KHz，500Hz 转换控制 BEG: JB P1.7, ；检测P1.7的开关状态 MOV R2, #200 ；开关闭合报警，R2控制音响时间 DV： CPL P1.0CJNE A, #0FFH, N1 ；AFFH，延时500S ACALL D500