《嵌入式技术概述_硬件描述语言vhdl介绍》由会员分享，可在线阅读，更多相关《嵌入式技术概述_硬件描述语言vhdl介绍（29页珍藏版）》请在金锄头文库上搜索。
1、工程学院 自动化及测控系WWW.OUC.EDU.CNOCEAN UNIVERSITY OF CHINA嵌入式技术概述硬件描述语言VHDL介绍刘兰军*工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAHDL语言的种类HDL语言有上百种：各高等学校、科研院所、EDA公司均有各自的HDL语言VHDL：Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言， IBM公司、TI公司等合作开发，IEEE标准Verilog HDL：GDA公司开发，Candence公司将其推成IEEE
2、标准， 具有C语言的风格AHDL：ALTERA公司开发，具有C语言的风格Date2工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的程序结构实体名要与程序文件名一致Date3工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的程序结构GENERIC类属说明语句类属：不同于常数，常数只能在设计实体内部赋值，类属的 值可以由设计实体外部提供。 通过类属参量轻松改变设计实体的内部电路结构和规模。综合器支持的 数据类型为整 型INTEGERDate4工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHD
3、L语言的程序结构PORT端口说明语句PORT端口：是对一个设计实体界面的说明，即实体的I/O接 口，定义了接口的I/O模式和数据类型。 VHDL语言中只有数据类 型相同的端口信号才能 相互作用BITBIT_VECTORSTD_LOGICSTD_LOGIC_VECTORIN、OUT、BUFFER 、INOUTDate5工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的程序结构LIBRARY库IEEE库：包含IEEE标准程序包和一些工业标准的程序包， IEEE库中程序包并不全符合VHDL标准，需要使用USE语句声明 STD库：包含STANDARD和textio
4、两个标准程序包，STD库符合 VHDL标准，无需USE语句声明 WORK库：用户的VHDL设计的当前工作库，不必声明 VITAL库：VHDL仿真器使用，平常很少使用该库 用户自定义库：用户自定义设计的库，用于源码继承，需要 USE语句声明Date6工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的程序结构LIBRARY库调用库的语句格式：Date7工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语言要素VHDL的文字规则：数字型文字、字符串、标识符、下标名、段名数据对象：信号、变量、常量数据类型：布尔数据类型、位数据
5、类型、位矢量数据类型、字符 数据类型、整数数据类型、自然数和正整数数据类型、实数数据 类型、字符串数据类型、时间数据类型、错误等级数据类型 标准逻辑数据类型、标准逻辑矢量数据类型操作符：逻辑操作符、关系操作符、符号操作符、算术操作符Date8工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语言要素信号：SIGNAL1）信号的赋值是有延迟的，信号用于不同进程之间信息的传递，类似于电路连接的导线； 2）信号具有全局特性，在实体中定义的信号，对应的结构体均可见，在进程和子程序中不能定义信号。 3）信号的初始值仅在VHDL的行为仿真中有效。Date9工程学院 自
6、动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语言要素变量：VARIABLE1）变量的赋值是没有延迟的； 2）变量是局部的，可以在结构体、进程、子程序中定义，但只能在进程和子程序中使用。 3）变量的初始值在综合过程中会忽略。Date10工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语言要素常量（常数）：CONSTANT1）常量的值在程序中不可修改； 2）常量可以在实体、结构体、程序包、块、进程、子程序中定义。 3）常量的可视性取决于其定义的位置。Date11工程学院 自动化及测控系OCEAN UNIVERSITY OF C
7、HINAVHDL语言的语句顺序语句：顺序语句用于进程和子程序中，仿真执行：顺序语句的执行是顺序的综合后：顺序语句的执行是并行的并行语句：并行语句用于结构体中，并行语句的执行是同步的、并行执行的，与书写顺序无关Date12工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句顺序语句： 赋值语句 IF语句 CASE语句 LOOP语句 NEXT语句 EXIT语句 WAIT语句（WAIT UNTIL） 子程序调用语句Date13工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句赋值语句信号赋值：信号赋值有延迟，发生在进程
8、结束时；信号具有全局性 变量赋值：变量赋值无延迟，是一种延迟为零的赋值行为，变量具有局部性同一进程中，同一信号有多个赋值源时，信号获得最后一个赋值源的值； 同一信号不允许在多个进程中赋值。Date14工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句IF语句Date15工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句CASE语句Date16工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句WAIT UNTIL语句Date17工程学院 自动化及测控系OCEAN UNIV
9、ERSITY OF CHINAVHDL语言的语句子程序调用语句过程：PROCEDURE，通过参数返回值，返回语句必须 无条件函数：FUNCTION，参量只能是输入，返回一个指定数 据类型的值，返回语句必须有条件Date18工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句Date19工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句子程序调用语句名字关联法位置关联法Date20工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句并行语句： 信号赋值语句 过程调用语句 并行
10、信号赋值语句 进程语句 块语句 元件例化语句 生成语句Date21工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句并行信号赋值语句条件型并行信号赋值语句选择型并行信号赋值语句Date22工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句进程语句进程语句是VHDL中使用最频繁的语句；具有并行执行和顺序执行的双重性；进程语句的工作方式可以是组合逻辑，也可以是时序逻辑；Date23工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句进程语句定义局部量：数据类型、常量、 变量、
11、属性、子程序不能定义信号、共享变量赋值语句、进程启动语句、子程序 调用语句、IF语句、CASE语句敏感信号为输入信号敏感信号发生变化时“启动”或“ 激活”进程Date24工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句块语句 块语句是一种将并行语句进行组合的方法，目的是改善语句 的可读性和结构性，对电路功能无影响。结构体中说明部分可说明的对象 都可在BLOCK的说明部分进行说明BLOCK中定义的数据类型、数据对 象、子程序等都是局部的，只适 用于当前BLOCKDate25工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHD
12、L语言的语句元件例化语句元件例化是VHDL设计实体实现自上而下层次设计的途径；元件例化：1）将底层的设计实体定义为一个元件；2）利用 元件例化语句将定义的元件与当前设计实体中的指定端口连接： 为当前设计实体引入一个低一级的设计层次。Date26工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句元件例化语句名字关联方式位置关联方式放在当前设计实体的结构体的说明部分Date27工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINAVHDL语言的语句LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; US
13、E IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY s_dff IS PORT( din, clk : IN STD_LOGIC;qout: OUT STD_LOGIC ); END ENTITY s_dff ;ARCHITECTURE s_dff_behave OF s_dff ISSIGNAL qout_buf : STD_LOGIC ; BEGINqout din2,clk = clk2,qout = qout2); END ARCHITECTURE top_behave;Date28工程学院 自动化及测控系OCEAN UNIVERSITY OF CHINASOPC硬件开发环境及硬件开发流程 小结1）介绍了VHDL语言的程序结构（库、实体、结构体）2）介绍了VHDL语言的语言要素（信号、变量、常量）3）介绍了VHDL语言的常用语句（顺序语句、并行语句）Date29
