《主讲人邓洪波单位电子与信息学院》由会员分享，可在线阅读，更多相关《主讲人邓洪波单位电子与信息学院（44页珍藏版）》请在金锄头文库上搜索。
1、主 讲 人：邓洪波单 位：电子与信息学院8 数字系统设计方法* *1 1数字系统设计方法1.数字系统层次化结构2.自顶向下（Top-down)设计方法3.设计举例1：串行数据接收器4.模块技术（系统设计）5.迭代技术（逻辑设计电路实现）6.设计举例2：乘法器设计Date2数字系统层次化结构数字系统设计过程可以分为四个层次：1.性能 级2.功能 级3.结构 级4.物理 级u系统设计：将性能级的说明映射为 功能级的设计过程u逻辑设计：将功能级的描述转换为结 构（逻辑）的过程u物理设计：将逻辑结构转换为物理级 （电路）的实现Date3数字系统层次化结构1、性能级性能级要解决的是，要求开发系统“做什么
2、”这个问题。以系统说明书的形式作为设计者和用户之间的合同，避免设计过程中不必要的反复，保证设计顺利进行，从而为进一步的系统设计、逻辑设计、物理设计以及最后测试、验收提供依据。对系统性能的要求，可以用多种描述形式来正确说明，如文字、图形、符号、表达式以及类似于程序设计的形式语言等。为了精确地、无二义性地描述用户要求，系统说明书力求简明易懂。Date4数字系统层次化结构2、功能级功能级也称为系统结构级。设计者从系统的功能出发，把系统划分为若干子系统（或模块）；每个子系统又可以分解为若干个子模块。模块间通过数据流和控制流建立起相互之间的联系。随着系统结构的逐步分解，每个模块的功能越来越专一，越来越明
3、确，总体结构越来越清晰。在结构设计中，采用合适的手段（如硬件描述语言等）对模块之间的逻辑关系加以描述和定义。Date5数字系统层次化结构3、结构级结构级又称为逻辑级，是将模块的功能描述转化为实现模块功能的具体硬件和软件的描述。对模块的功能首先进行算法设计，把功能进一步分解，细化为一系列的运算和操作，然后采用多种描述方式如算法流程图、ASM图、寄存器传送语言、HDL语言、逻辑表达式和逻辑图等来描述其运算和操作，进行逻辑设计。Date6数字系统层次化结构4、物理级物理级也称为电路级。它把上一步描述功能的算法转换成逻辑电路或基本逻辑构件的物理实现，包括元器件、芯片的选择；电路布线、布局和优化；电路测
4、试等。随着VLSI和电子设计自动化EDA的发展，越来越多的系统采用LSI和VLSI芯片作为电路设计的基本构件，并且利用EDA技术，使系统设计大大简化，系统实现变得容易，降低设计周期和成本。改变了物理设计的设计思想和设计方法。Date7自顶向下设计方法Date8自顶向下设计方法自顶向下的设计方法采用系统层次结构，将系统的设计分成几个层次进行描述。由系统的性能级描述导出实现系统功能的算法，即系统设计。由功能级描述设计出系统结构框图，然后进行逻辑设计，详细给出实现系统的硬件和软件描述。自顶向下的设计方法是一种由抽象的定义到具体的实现、由高层次到低层次的转换逐步求精的设计方法。其设计过程并非是一个线性
5、过程，在下一级的定义和描述中往往会发现上一级定义和描述中的缺陷或错误，因此必须对上一级中的缺陷和错误进行修正。Date9串行数据接收器1、性能级设计u数据多少位？u传输格式？u传输速率？u信号电平？u其他？设串行数据8位，奇校验，按RS232C格式传输（如下图所示），TTL电平，传输速率100KBPS。要求并行输出接收数据且指出所收数据是否有奇偶误差。 Date10串行数据接收器2、系统结构级设计1）设定输入输出变量外部输入数据为X ，输出分别为Z（8位数据），C（输出标志），P（奇偶误差指示）。其中：C=1 输出数据有效；C=0 输出数据无效P=1 有奇偶误差； P=0 无奇偶误差2）构思数
6、据处理器功能部件移位寄存器(R), 计数器(CNT), 触发器(C), 触发器(P)和相关组合逻辑等3）列出控制器应输出的控制信号：清零信号，移位信号，计数控制信号，触发器P和触发器C置1置0信号等4）列出数据处理器应输出的状态信号：起始信号，收到8位，奇偶误差Date11串行数据接收器2、系统结构级设计5）系统的结构框图 Date12串行数据接收器2、系统结构级设计6）画出ASM图 Date13串行数据接收器3、逻辑级设计：A 处理器1）定义操作种类与助记符等待 NOP清零 CLR读数 READ输出标志寄存器 C置1 STC奇偶误差寄存器P和输出标志寄存器C置1 STCP2）列出操作表Dat
7、e14串行数据接收器3、逻辑级设计：A 处理器3）设计和选择各功能部件右移移位寄存器 74194 计数器 74163 触发器 741109 奇偶校验电路 743280Date15串行数据接收器3、逻辑级设计：A 处理器3）设计和选择各功能部件Date16串行数据接收器3、逻辑级设计：A 处理器3）设计和选择各功能部件Date17串行数据接收器3、逻辑级设计：A 处理器3）设计和选择各功能部件Date18串行数据接收器3、逻辑级设计：A 处理器4）定义处理器状态信号, 列出状态变量表 设处理器的输出状态信息为S1（起始位），S2（已收到8位），S3（有奇偶误差），如表：Date19串行数据接收器
8、3、逻辑级设计：A 处理器5）画出数据处理器逻辑图Date20串行数据接收器3、逻辑级设计：B 控制器设计1）根据系统功能画控制器的ASM图Date21串行数据接收器3、逻辑级设计：B 控制器设计2）求控制器逻辑表达式和控制信号表达式 Date22串行数据接收器3、逻辑级设计：B 控制器设计3）画出控制器的逻辑图Date23串行数据接收器4、物理级设计系统布局、布线、PCB、组装、调试等（略）Date24模块技术模块技术是系统设计中的主要技术。 模块化技术就是将系统总的功能分解成若干个子功能，通过仔细定义和描述的子系统来实现相应子功能。一个系统的实现可以有多种方案，划分功能模块也有多种模块结构
9、。结构决定系统的品质，一个结构合理的系统可望通过参数的调整获得最佳的性能。在划分系统的模块结构时，应考虑以下几个方面：u如何将系统划分为一组相对独立又相互联系的模块u模块之间有哪些数据流和控制流信息u如何有规则地控制各模块交互作用Date25模块技术描述系统模块结构的方法主要有以下两种：u模块结构框图。以框图的形式表示系统由哪些模块组成以及模 块之间的相互关系。u模块功能说明。采用自然语言或专用语言，以算法形式描述模 块的输入输出信号和模块的功能、作用和限制。参考书：数字系统设计应振澎 大连理工出版社Date26迭代技术从逻辑设计转换成电路实现的物理设计过程当中，迭代是一类很有用的技术。迭代的
10、思想是利用问题本身包含的结构特性，用简单的逻辑子网络代替复杂的组合逻辑网络，实现要求的处理功能。从而最大限度降低了逻辑网络的设计难度，简化了设计过程。提高系统的性能/价格比。迭代可以是时间意义上的迭代，即由简单的逻辑子网络，在时钟控制下对被处理的信息重复执行基本的运算，最终以串行处理的方式完成复杂网络所要完成的功能。迭代也可以是空间意义上的迭代，即由简单的逻辑子网络重复组合，以并行处理方式完成复杂网络的功能当然，也可以是时间迭代和空间迭代的组合。Date27迭代技术u 迭代的基本概念 例1：用迭代方法设计一个组合网络，实现r位二进制数A和B的逻辑与分析：当r很大时，要构造一个完整的真值表是不可
11、能的。从二进制的运算规则可知，r位二进制数相与的结果等于每个相应位相与结果的组合。实现：所以A B 可以采用图（c）那样的子网络（简单的与门）通过空间迭代，即按图（b）那样方式组合，实现图（a）的功能。Date28迭代技术u 迭代网络的基本模型：空间迭代网络基本模型由于迭代网络是结构高度重复的组合逻辑网络，所以有可能利用结构相同的子网络作为单元电路，通过适当的串接来形成所要求的结构，以达到空间意义上的迭代。下图(左), 示出了单元电路的一般形式。单元电路通常有两种不同类型的输入，即来自外部的一次输入和来自串接链路前级的二次输入。同样输出也有两类，即直接输出到外部的一次输出和输出到串接链路次级的
12、二次输出。二次输入和二次输出是建立子网络之间联系的纽带。Date29迭代技术u 迭代网络的基本模型：时间迭代网络基本模型子网络在时钟控制下，接收来自信息寄存器A，E通过移位的串行输入，在子网络内作串行处理后，串行输出到结果寄存器R1 ，Rn 。暂存单元C用于寄存子网络的二次输出，以便在时钟的下一个节拍作为子网络的二次输入参加运算和操作。暂存单元C对应空间迭代方式中的边界输入。Date30迭代技术例1：4位二进制加法器迭代网络设计分析：根据二进制数相加的运算规则可知，任意一位的和Si等于被加数 Ai、Bi及来自低位的进位Ci1，而其进位Ci则为相加后的溢出值。实现1：根据这个结构特性，选用全加器
13、FA作为子网络的单元电路，以低位向高位的进位值作为子网络的二次输入/输出，通过空间迭代法构成的四位并行加法器如下图。通常最低位的进位输入Cin置为0，而最高位的Cout作为溢出标志。Date31迭代技术例1：4位二进制加法器迭代网络设计实现2：下图是通过时间迭代法实现的4位串行加法器。分 析：该网络在时钟的控制下，从两个移位寄存器A和B的低位端串行输出一位加数和被加数，在全加器FA中生成相应的和及进位，和作为结果存入S寄存器，进位则由D触发器寄存作为高一位的二次输入 。D触发器的初置值为0，其终值表示了溢出标志。Date32迭代技术u 二维迭代网络前面介绍的都是利用子网络作为基本单元，在时间或
14、空间意义上重复构成的一维迭代网络。也可以利用基本单元也可以构成二维或多维网络。二维迭代网络可以用多种方法构成：1.完全空间意义上的迭代2.完全时间意义上的迭代3.水平方向为空间迭代，垂直方向为时间迭代4.水平方向为时间迭代，垂直方向为空间迭代Date33乘法器设计1、性能级设计4位数字乘法器。2、结构级设计Date34乘法器设计方案1：空间迭代Date35乘法器设计方案1：空间迭代分析：方案1通过完全空间意义上的迭代，实现4位二进制数相乘的迭代网络。特点：速度快、硬件复杂Date36乘法器设计方案2：时间迭代部分积左移累加算法 Date37乘法器设计方案2：时间迭代部分积左移累加算法 Date38乘法器设计方案2：时间迭代部分积左移累加算法 优点：直观 缺点：寄存器利用率低Date39乘法器设计方案2：时间迭代部分和右移与部分积累加算法Date40乘法器设计方案2：时间迭代部分和右移与部分积累加算法优点：寄存器利用率高。 Date41乘法器设计经比较，决定采用下面的系统结构图：Date42乘法器设计（1）列出操作表3、逻辑级设计 A 处理器（2）列出状态变量表以下略Date43大作业题目：参考上例中的RS232接收器，试设计一个RS232发送器。要求：在MAXPLUS2中用图形输入法或VHDL硬件语言进行描述与仿真。Date44
