《大学计算机组成原理 第2章 运算方法和运算器3》由会员分享，可在线阅读，更多相关《大学计算机组成原理 第2章 运算方法和运算器3（61页珍藏版）》请在金锄头文库上搜索。
1、2.2.4 基本的二进制加法减法器n两个二进制数字Ai，Bi和 一个进位输入Ci相加，产生 一个和输出Si，以及一个 进位输出Ci+1。n表2.2中列出一位全加器 进行加法运算的输入输出 真值表。2.2.4 基本的二进制加法减法器（续1）n根据真值表，三个输入端和两个输入端可按如下逻 辑方程进行联系：Si Ai Bi Ci Ci+1 Ai Bi + Bi Ci +Ci Ai (2.18)n按此表达式组成的一位全加器示图2.2(b)。二进制加法/减法器对一位全加器(FA)来说， Si的时间延迟为6T (每级异或门延迟3T)， Ci1的时间延迟为5T，其中 T被定义为相应于单级逻辑 电路的单位门延
2、迟。T通常 采用一个“与非”门或一个 “或非”门的时间延迟来 作为度量单位。3T+3T3T+T+T一位全加器 按式(2.23)组成的一位全加器（FA）示意图2.2(b)n n 个1位的全加器(FA)可级联成一个n 位的行波进 位加减器。nM为方式控制输入线，当M=0时，作加法(A+B)运算；当M=1时，作减法(A-B)运算。转化成A补+- B补运算，求补过程由B+1来实现。n 起始进位连接到功能方式线M上，作减法时M=1 ，相当于在加法器的最低位上加1。n图中左边是单符号位法的溢出检测逻辑；当CnCn1时，运算无溢出；而当Cn Cn1时，运算有溢 出，经异或门产生溢出信号。二进制加法/减法器延
3、迟时间ta为: 2T延迟时间ta为: 3T 考虑溢出检测时，延迟时间ta为:tan2T9T (2n9)T当不考虑溢出检测时，有： ta(n-1)2T9T2.2.4 基本的二进制加法减法器（续3）n对一位全加器来说，Si的时间延迟为6T，Ci+1的时 间延迟为5T。T通常采用一个“与非”门或一个“或非 ”门的时间延迟来作为度量单位。 n计算一个n位的行波进位加法器的时间延迟。假如 采用图2.2(a)所示的一位全加器并考虑溢出检测， 那么n位行波进位加法器的延迟时间ta为tan2T9T(2n9)T (2.22) n9T为最低位上的两极“异或”门再加上溢出“异或”门 的总时间，2T为每级进位链的延迟
4、时间。2.2.4 基本的二进制加法减法器（续2）n当不考虑溢出检测时，有 ta(n-1) 2T9T (2.19) n ta意味着加法器的输入端输入加数和被加数后， 在最坏情况下加法器输出端得到稳定的求和输出所 需的最长时间。显然这个时间越小越好。n加数、被加数、进位与和数都用电平表示，因此， 所谓稳定的求和输出，就是指稳定的电平输出。2.3 定点乘法运算n2.3.1 原码并行乘法n2.3.2 补码并行乘法2.3.1 原码并行乘法n在定点计算机中，两个原码表示的数相乘的运算规则是：乘 积的符号位由两数的符号位按异或运算得到，而乘积的数值 部分则是两个正数相乘之积。n设n位被乘数和乘数用定点整数表
5、示被乘数 x原 xf xn-1x1x0 乘数 y原 yf yn-1y1y0 n则乘积 z原(xf yf)( xn-1x1x0 )(yn-1y1y0)(2.20) 被乘数符 号 乘数符号 1.人工算法与机器算法的同异性2.3.1 原码并行乘法（续1）n乘积符号的运算法则是：同号相乘为正，异号相 乘为负。由于被乘数和乘数和符号组合只有四种 情况( xf yf 00,01,10,11)，因此积的符号可 按“异或”(按位加)运算得到。n数值部分的运算方法与普通的十进制小数乘法类 似，不过对于用二进制表达式的数来说，其乘法 规则更为简单一些。2.3.1 原码并行乘法（续2）二进制乘法运算：n 从乘数的最
6、低位开始，若这一位为“1”，则将 被乘数写下；若为“0”，则写下全0。然后在对 乘数的高一位进行乘法运算，规则同上，但这 一位乘数的权与最低位乘数的权不同，被乘数 要左移一位。以此类推，直到乘数个位乘完为 止，最后将它们加起来，得到最后乘积。n设0.1101，0.1011。用习惯方法求其 乘积，过程。1 1 0 1 (x) 1 0 1 1 (y) 1 1 0 11 1 0 10 0 0 0+ 1 1 0 10. 1 0 0 0 1 1 1 1 (z)2.3.1 原码并行乘法（续3）n人们习惯的算法对机器并不完全适用原因之一，机器通常只 有n位长，两个n位数相 乘，乘积可能为2n位。原因之二，只
7、有两个操 作数相加的加法器难以 胜任将n各位积一次 相加起来的运算。早期计算机中为了简化硬件结构，采用串行的 1位乘法方案，即多次执行“加法移位”操作 来实现。 这种方法并不需要很多器件。然而串行方法太 慢，自从大规模集成电路问世以来，出现了各 种形式的流水式阵列乘法器，它们属于并行乘 法器。2.3.1 原码并行乘法（续4）2. 不带符号的阵列乘法器设有两个不带符号的二进制整数：(见书P35） Aam1a1a0 (m位）Bbn1b1b0 （n位） 它们的数值分别为a和b,即m1 n1A ai 2i B bj 2ji0 j0 在二进制乘法中,被乘数A与乘数B相乘,产生（mn）位乘积P ： Ppm
8、n1p1p0 （m+n位） 乘积P 的数值为：am-1 am-2 a1 a0) bn-1 b1 b0 am-1b0 am-2b0 a1b0 a0b0 am-1b1 am-2b1 a1b1 a0b1 +) am-1bn-1 am-2bn-1 a1bn-1 a0bn-1 pm+n-1 pm+n-2 pm+n-3 pn-1 p1 p0乘积P乘数B被乘数A上述过程给出了在m位乘n位不带符号整数的阵列乘法 中,“加法移位”操作的被加数矩阵。每一个部分乘积项(位积)aibj叫做一个被加数。 这mn个被加数 aibj|0im1和0jn1可以用mn个“与”门并行地产生。显然,设计高速并行乘法器的基本问题,就在
9、 于缩短被加数矩阵中每列所需的加法时间。5位5位阵列乘法器的逻辑电路图演示原码乘法运算若乘法器为n位n位时,需要 n(n1)个“全加器”和n2个“与”门。由“与门”形成该值加法器原码乘法运算3T+3T2T3T+2T(n-2).6T(3T+Tf)(n-2).Tf3TTa令Ta为“与门”的传输延迟时间，Tf为全加器(FA)的进位传输延迟时间，假定用2级“与非”逻辑来实现FA的进位链功能和“与门”逻辑，那么就有：Ta Tf 2T由上面的分析可以得出：最坏情况下的延迟途径 ，既是沿着矩阵p4垂直线和最下面的一行。因而得：n位n位不带符号的阵列乘法器总的乘法时间为：tmTa+(n1) 6T (n1)Tf
10、2T(n1) 6T (n1)2T(8n6) T (2.27)原码乘法运算例16 已知两个不带符号的二进制整数A 11011，B 10101，求每一部分乘积项 aibj的值与p9p8p0的值。解：原码乘法运算1 1 0 1 1 =A(2710) 1 0 1 0 1 = B(2110) 1 1 0 1 10 0 0 0 01 1 0 1 10 0 0 0 0 + 1 1 0 1 11 0 0 0 1 1 0 1 1 1 =P(56710)a4b0=1 a3b0=1 a2b0=0 a1b0=1 a0b0=1a4b1=0 a3b1=0 a2b1=0 a1b1=0 a0b1=0a4b2=1 a3b2=1
11、 a2b2=0 a1b2=1 a0b2=1a4b3=0 a3b3=0 a2b3=0 a1b3=0 a0b3=0a4b4=1 a3b4=1 a2b4=0 a1b4=1 a0b4=15位5位阵列乘法器的逻辑电路图演示2.3.1 原码并行乘法（续5）上述过程说明了在m位乘n位不带符号整数的阵列 乘法中，“加法移位”操作的被加数矩阵。每一 个部分乘积项(位积) aibj叫做一个被加数。 这mn个被加数aibj|0im1和0jn1 可以用mn个“与”门并行地产生。设计高速并行乘法器的基本问题在于缩短被加数矩阵中每列所 包含的1的加法时间。2.3.1 原码并行乘法（续8）3. 带符号的阵列乘法器一个负数的
12、常规求补过程：例： X=-1110， 则：X补=1 0010 ；Y=-0100， 则：Y补=1 1100算法特点：从数据的最右边开始向左边逐位看数 ，找到第一个“1”为止。该“1”的左边各位全部取 反（不包括符号位）；该“1”的右边各位（包括 该“1”）保持不变。带符号的阵列乘法器演示对2求补电路的工作过程32T 3T+2T最长的信号延迟通路所需的总时间延迟为： tTC32T5T 2.3.1 原码并行乘法（续10）用这种对2求补器来转换一个(n1)为带符号 的数，所需的总时间延迟为：t TCn2T5T(2n5)T (2.28)其中每个扫描级需2T延迟，而5T则是由于“与” 门和“异或”门引起的
13、。一个具有使能控制的二进制对2求补器的逻辑表达式 ：C10， CiaiCi1ai*aiECi1， 0in2.3.1 原码并行乘法（续11） 带符号的阵列乘法器n 把包括这些求补级的乘法器又称为符号求补的阵 列乘法器。n在这种逻辑结构中，共使用三个求补器。n其中两个算前求补器的作用是：将两个操作数A和 B在被不带符号的乘法阵列(核心部件)相乘以前， 先变成正整数。n算后求补器的作用是：当两个输入操作数的符号 不一致时，把运算结果变成带符号的数。(2) 带符号的阵列乘法器方法：两个补码相乘，符号位单独处理 ，绝对值使用不带符号的阵列乘法器求乘 积的绝对值，然后根据乘积的符号位对乘 积的绝对值求补，
14、得出乘积的补码。(n1)(n1)位带求补器的阵列乘 法器逻辑方框图。补码绝对值绝对值补码用符号位 做控制求 补信号E2.3.1 原码并行乘法（续12）n设A=anan-1a1a0和B bnbn-1b1b0均为用定点表示的(n 1)位带符号整数。在必要的求补操作以后,A和B的码值输 送给nn位不带符号的阵列乘法器,并由此产生2n位真值乘 积:ABP p2n-1 p1 p0p2nanbn其中p2n 为符号位。所示的带求补级的阵列乘法器既适用于原码乘法 ，也适用于间接的补码乘法。在原码乘法中，算前求补和算后求补都不需 要，因为输入数据都是立即可用的。间接的补码阵列乘法所需要增加的硬件较多。 为了完成所必需的求补与乘法操作，时间大约比 原码阵列乘法增加1倍。2.3.1 原码并行乘法（续13）例2.20:设15，13，用带求补器 的原码阵列乘法器求出乘积？ 解： x=+15=(+1111)2, y=-13
