常用逻辑电平引用指南

资源描述

《常用逻辑电平引用指南》由会员分享，可在线阅读，更多相关《常用逻辑电平引用指南（57页珍藏版）》请在金锄头文库上搜索。

1、培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11常用逻辑电平引用指南培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11标题1. 概述2. 高速逻辑电平简介3. 高速逻辑电平接口转换4. 常用器件培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.111、概述 1.1 为什么会有多样的逻辑电平？驱动能力不同；传输速率不同； EMC性能不同 1.2 为什么需要高速逻辑电平？现代电子技术发展的要求：系统日益复杂，数字信号本身的速率不得不提高，而这样一来对于传递距离较长的应用，TTL、CMOS类型的信号如何保证信号完整性？这样就使得下

2、面常用的几种高速逻辑电平得以广泛应用。培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11几种逻辑电平列表对比2.高速逻辑电平接口简介CMOS INPUTCMOS OUTPUTTTL INPUTTTL OUTPUTLVDS I/O+5.0V+4.0V+3.0V+2.0V+1.0V0.0 VG N DVCCECL I/OLVPECL I/OVHVL-1.0V-2.0V-3.0V-4.0V-5.0V-6.0VPECL I/OVHVLVHVLLVECL I/OVHVLVOLVOHVIHVILVIHVILVOLVOHVLVHVEEVCCVEEVCCVEEVCCVEE培训教材：常用逻

3、辑电平引用指南作者：郭向东时间：2003.9.112.1 ECL电平什么是ECL电平？ ECL是一个用双极型晶体管的逻辑电路，晶体管工作在非饱和状态。因为工作在非饱和状态，所以ECL是现有最高速的逻辑电路。延迟时间小至200ps以下，工作频率高达3GHz。输入级是差动放大电路，用来比较输入的逻辑状态。输出是共集极放大，用来放大输出电流及降低输出阻抗。所有逻辑电平都是以Vcc为零点培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11 Q6Q5ORNORQ4VEE779R EQ350kCQ250kBA50kQ1RC1RC2VCC2(VCC)VCC1(VCCO)

4、InputsDifferential AmplifierEmitter Follower OutputsVBBI1I2BCORA培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11为什么ECL能获得更高速率？首先看一下TTL电平的形成：培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11 +V+V-V-VTTL OutputCMOS OutputTTL和CMOS电平原理培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11ECL逻辑电平传统ECL是以Vcc为零电压， VEE为-5.2V电源逻辑电平：Output “High” level

5、VOH = VCC - 0.9V = -0.9VOutput “Low” levelVOL = VCC - 1.7V = -1.7VReference Voltage VBB = VCC - 1.3V = -1.3VTermination voltage VTT = VCC - 2.0V = -2.0V ECL 的工作曲线V inV out-0.9V Voh-1.7V Vol-1.3V VBB-1.3V VBB-5.2V VEE-0.9V-1.7V-2.0V VTT-outin+out-out+out培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11VTT的说明VEEVCC

6、VCSDriverZ=50 Ohm50 OhmVTT =VCC-2.0vZ=50 Ohm50 Ohm培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11ECL也适合使用在只有正电源的系统(如只有+5V 或 +3.3V)，可將 Vcc接到正电源而VEE接到零点。这种接法，有下列不同处： 1. 逻辑电平相对于Vcc而不是零点。 2. 在与其他逻辑电路(如 TTL)相接時，应用PECL及LVPECL转换器，而不是ECL或LVECL转换器。这样的电平称为PECL电平这种情况下，当接入的VCC变化时VBB也是变化的，当然，高低电平的定义也是不同的。培训教材：常用逻辑电平引用指

7、南作者：郭向东时间：2003.9.11TTLCMOS(P )ECLtechniquesaturatedsaturatednot saturatedvoltage-switchingvoltage-switchingcurrent-switchingno of powersinglesinglesingle suppliesVCC+5V3 - 6V5.2V ( 3.3V)open inputsHighundefinedLowoutputstotem poletotem poleopen emitteropen collectoropen drainterminationlimited lim

8、itedflexible (high impedance)(high impedance)50 ohm driveNONOYES capabilityTTL, CMOS 及 ECL 的比较培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11ECL电平优点1. 高速工作频率可达3GHz，延迟低至微微秒级别。 2. 低歪曲率 Pin to pin skew达到50ps以下；part to part skew达到100ps 3. 信号传输质量好驱动能力强，阻抗匹配，差分输出，很高的检测能力（150mV） 4. 低噪声由于阻抗匹配，最大可能地消除了反射信号的影响；差分输出可以

9、抵消掉共模噪声；恒定电流源的特性：工作频率，温度，电源电压发生变化时电流表现稳定。培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11带有射随输出结构，端接，ecl输出典型电路培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11ECL电平的匹配方式1. 输出端匹配原理 LVPECL-LVPECL近距离传输、直流耦合互连模式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11LVPECL-LVPECL远距离传输、直流耦合互连模式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11LVPECL-LVPECL交流耦合互连标

10、准模式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11LVPECL-LVPECL交流耦合互连低能耗模式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.112.高速逻辑电平接口简介2.2 LVDS电平 LVDS（Low Voltage Differential Signaling)是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百 Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。通常用于3.3V供电的CMOS和BICMOS器件的接口相对于LVPECL电平，LVDS的不同之处在于：电压更低电流更小摆

11、幅更小功耗更小等等培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11LVDS电平特点遵循 TIA/EIA-644 标准低功耗，高速差分技术低EMI特性 FAILSAFE特性，即：对于短路开路等失效情况都足够安全，在这些情况下接收方的输出都是高电平摆幅 250400mV ，典型偏置电压 1.2V 理论最高数据速率达到655Mbs 主要应用于点到点和多点的场合培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11从内部接口的原理做对比ECLQQBVCCVEEDDB培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11LVDS培训教材：

12、常用逻辑电平引用指南作者：郭向东时间：2003.9.11培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11LVDS电平的匹配方式 LVDS到LVDS之间的匹配方式比较简单 LVDS到ECL之间的匹配 LVDS的输出需要在差分线之间100欧姆的负载，这样同时可以和控制在50欧姆的传输线相匹配。 ECL（LVPECL）电平的输入要求：一个和Vcc有关的偏置电压，适当的摆幅100LVDSLVDS培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11通常ECL可以可以处理摆幅在150400mV的输入信号，实际上摆幅最高甚至可以达到950mV。直流电平应在

13、输入电压范围内。只有时钟信号或编码信号要交流耦合，因为对于NRZ信号进行交流耦合将会引起问题。方式1 部分ECL器件提供了一个VBB参考电压，于是可以使用交流耦合。此时，VBB需要通过一个10nF电容到地。 100K作用是在无信号时提供稳定的输出状态。转换方式建议如下图培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11方式2 带有外部偏置的交流耦合方式当VBB参考电压没有提供时，可以通过电阻分压偏置的方式产生一个直流电压。阻值的选取取决于VCC和VEE 的电压值。举例： VCC=3.3V，V

14、EE=GND，则R1=680，R2=1K。得到 VBB=VCC-1.3=2.0 V 布线时请注意：所有的电阻电容都要尽量靠近ECL的输入端培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11带有外部偏置的交流耦合方式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11 ECL到LVDS之间的匹配 ECL电平的输出要求一个到VEE的直流路径，即需要下拉电阻到VEE。 LVDS的输入匹配电阻要等于传输线特征阻抗（50欧姆），以及一个1.2V的直流偏置电平。方式1 普通交流耦合培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11普通交流耦

15、合方式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11方式2 利用VOS参考电压的交流耦合应用场合：传输线长度很短时，可以用到一并联的端接电阻，且它的位置要放到距耦合电容尽可能近的地方。培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11利用VOS参考电压的交流耦合培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11 LVPECL到LVDS之间的匹配首先二者都是正向电平，区别是LVPECL的直流输出电平比LVDS的输入范围稍高。故可以直流耦合。由于所有的ECL器件都需要下拉电阻，LVDS输入端的并联端接电阻或下拉到地的电阻要分压成适合LVDS的直流电平。方式1 普通匹配方式培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11培训教材：常用逻辑电平引用指南作者：郭向东时间：2003.9.11上图的阻值计算原则： 1. 传输线阻抗匹配原则 R1/(R2+R3)=ZEq1 2. A点直流电平为VCC-2V B点（LVDS信号输入点）直流电平要在LVDS输入正常电平范围内 A：R1/(R1+R2+R3)=2V/VCCEq2 B：R3/(R1+R2+R3)=VIL/VCCE

展开阅读全文