《计算机中常用组合逻辑电路》由会员分享，可在线阅读，更多相关《计算机中常用组合逻辑电路（87页珍藏版）》请在金锄头文库上搜索。
1、计算机中常用组合逻辑电路一、二进制并行加法器一、二进制并行加法器二、数值比较器三、译码器和编码器四、多路选择器（数据分配器 ）1）半加器1、半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑 电路称为半加器。一、二进制并行加法器一、二进制并行加法器2）全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于 3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数， Ci-1：低位 来的进位，Si：本位的和 ， Ci：向高位的进位。全加器的逻辑图和逻辑符号实现多位二进制数相加的电路称为加法器。1）串行进位加法器2、 二进制并行加法器构成构成：把n位全加器串联
2、起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入。特点特点：进位信号是由低位向高位逐级传递的，速度不高。进位生成项进位传递条件进位表达式和表达式2）并行进位加法器（超前进位加法器）4位超前进位加法器递推公式超前进位发生器集成二进制4位超前进位加法器芯片集成四位二进制数 并行加法器74283引脚图集成四位二进制数 并行加法器74283逻辑符号加法器的级连3 ）加法器的应用举例1、8421 BCD码转换为余3码BCD码+0011=余3码2、二进制并行加法/减法器C00时，B0=B，电路 执行A+B运算；当C0-11 时，B1=B，电路执行A B=A+B运算。二-十进制加法器修正条件加6
3、调整1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 1 1 0 0 0 1 0 0 0 1 a0 b0 a0 b0 a0= b0 a0= b0 a0= b0 a1 b1a1 b1 a1= b1 a1= b1 a1= b1 a1= b1 a1= b1 a2 b2a2 b2 a2= b2 a2= b2 a2= b2 a2= b2 a2= b2 a2= b2 a2= b2a3 b3a3 b3 a3= b3 a3= b3 a3= b3 a3= b3 a3= b3 a3= b3 a3= b3 a3= b3 a3= b3AB
4、AB A=BALBL ALBL AL= BLa0b0a1b1a2b2a3b3输 出级 联 输 入比 较 输 入四位比较器 74LS85 功能表比较原理比较两个二进制数的大小要从最高位开始比 较直至最低位。如对于A=A3A2A1A0和B=B3B2B1B0，若 A3B3，以下各位不必比较，就可判断AB，反之， 若A3Bi，AiBi )0 1 0 10 1 1 01 1 0 00 0 1 00 0 0 1由表可得出一位比较器的三个 输出端的逻辑表达式分别为： (Ai=Bi)AiBi(AiBi)1&11逻辑图 ：2、四位比较器中规模四位数值比较器CC14585(74LS85)的逻辑图和 逻辑符号如下图
5、所示。A3A2A1A0和B3B2B1B0为比较输入；AB、Ab、aBABFAb) (aB) (AB3 A3B2 A2B1 A1B0 A0BAb a=b aBAb a=b a BLAL BLAL BLAL BLAL BLAL= BL低 位Vcc三、译码器和编码器二二 进制译码器进制译码器二二- -十进制译码器十进制译码器显示译码器显示译码器二进制编码器二进制编码器二二- -十进制编码器十进制编码器译 码 器编 码 器把代码状态的特定含义翻译出来的过程称 为译码，实现译码操作的电路称为译码器。译码器就是把一种代码转换为另一种代码的电路 。1、译码器1）二进制译码器设二进制译码器的输入端为n个，则输
6、出端为2n 个，且对应于输入代码的每一种状态，2n个输出 中只有一个为1（或为0），其余全为0（或为1） 。二进制译码器可以译出输入变量的全部状态， 故又称为变量译码器。0Y1Y2Y3Y4Y5Y6Y7Y11111110G1G2G3G4G5G6G7GSSG1GG2AG2B0A1A2A集成3-8线译码器74LS138逻辑图：真值表输入：自然二进制码输出：低电平有效A074LS138A1A2如上真值表可知:输出是低电平有效,各输 出端的表达式如下:逻辑符号表达式A2、A1、A0为二进制译码输入端， 为译码输出端（低电平 有效），G1、 、 为选通控制端。当G11、 时 ，译码器处于工作状态；当G10
7、、 时，译码器处 于禁止状态。引脚排列图A0 A1 A2 G2A G2B G1 Y7 GNDVCC Y0 Y1 Y2 Y3 Y4 Y5 Y6例：用3-8线译码器74138和适当的与非门实现全减器全减器真值表A B G Di Gi0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1译码器的应用：A0 74LS138Y0A1 A2G2AG1G2BY1 Y2 Y3 Y4 Y5 Y6 Y7&Di&GiAB C1 0 0例2：74LS138的级联例2：74LS138的级联二-十进制译码器的输入是十进制数的4 位二
8、进制编码（BCD码），分别用A3、A2、 A1、A0表示；输出的是与10个十进制数字相 对应的10个信号，用Y9Y0表示。由于二-十 进制译码器有4根输入线，10根输出线，所 以又称为4线-10线译码器。2）8421 码译码器把二-十进制代码翻译成10个十进制数 字信号的电路，称为二-十进制译码器。真值表 （高电平有效）逻辑表达式逻辑图A3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1
9、 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 D全1真值表（低电平有效）集成8421 BCD码译码器74LS423）显示译码器数码显示器外形图用来驱动各种显示器件，从而将用二进制代码表示 的数字、文字、符号翻译成人们习惯的形式直观地显示 出来的电路，称为显示译码器
10、。显示译码器真值表真值表仅适用于共阴极LED七段数字显示译码器74LS48引脚排列图功 能 表（输出）辅助端功能用74LS48驱动共阴极数码管数码显示电路的显示系统2、编码器二-十进制编码器（BCD码编码器）优先编码器二-十进制编码器1）8421 BCD码编码器输入10个互斥的数码 输出4位二进制代码真 值 表逻辑表达式逻辑图2）8421 BCD码优先编码器真值表逻辑表达式逻辑图集成10线-4线优先编码器二进制优先编码器集成3位二进制优先编码器74LS148ST为使能输入端，低电平有效。YS为使能输出端，通常接至低 位芯片的端。YS和ST配合可以实现多级编码器之间的优先级别 的控制。YEX为扩
11、展输出端，是控制标志。 YEX 0表示是编 码输出； YEX 1表示不是编码输出。集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效集成3位二进制优先编码器74LS148的级联16线-4线优先编码器例：四、多路选择器（数据分配器）在数字系统中，经常需要在多个通道的信号中指定某个通道的 信号传送到公共数据总线上，完成这一功能的逻辑电路称为数 据选择器，其框图和等效电路如下图所示。 数据选择器四路 选择器D0D1 D2 D3A1A0Y电路图逻辑符号4选1数据选择器真值表逻辑表达式由地址码决 定从路输 入中选择哪
12、路输出。典型芯片MUX74153（双4路）MUX74152（8路，无使能控制）MUX74151 （8路）MUX74150（16路）集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中 ，处于工作状态；S=1时芯片被禁止，Y0。集成8选1数据选择器74LS151逻辑符号7 4 L S 1 5 1 的 真 值 表数据选择器的扩展数据选择器的应用基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形 式构成。所以，利用数据选择器的输入Di来选择地址变量 组成的最小项mi，可以实现任何所需的组合逻辑函数。N=2n-1基本步骤确定数据选择器确定地址变量2 1 n个地址变量的 数据选择器， 不需要增加门 电路，最多可 实现n1个变 量的函
