模拟电子技术逻辑门电路

上传人:ji****72 文档编号:48512301 上传时间:2018-07-16 格式:PPT 页数:28 大小:843.50KB
返回 下载 相关 举报
模拟电子技术逻辑门电路_第1页
第1页 / 共28页
模拟电子技术逻辑门电路_第2页
第2页 / 共28页
模拟电子技术逻辑门电路_第3页
第3页 / 共28页
模拟电子技术逻辑门电路_第4页
第4页 / 共28页
模拟电子技术逻辑门电路_第5页
第5页 / 共28页
点击查看更多>>
资源描述

《模拟电子技术逻辑门电路》由会员分享,可在线阅读,更多相关《模拟电子技术逻辑门电路(28页珍藏版)》请在金锄头文库上搜索。

1、 逻辑门电路数字电子技术 第六讲逻辑门电路第 3 章 逻辑门电路CMOS 集成逻辑门集成逻辑门的应用小结逻辑门电路是由增强型 PMOS 管和增强型 NMOS 管组成 的互补对称 MOS 门电路。比之 TTL,其突出优点 为:微功耗、抗干扰能力强。 主要要求: 掌握 CMOS 反相器的电路、工作原理和主要外特性。 了解 CMOS 数字集成电路的应用要点。 了解 CMOS 与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。 3.4 CMOS 集成逻辑门 逻辑门电路A uIY uOVDDSGDDGSB VPVN BA uIY uOVDDSGDDGSB VPVN B增强型 NMOS 管 (驱动管

2、)增强型 PMOS 管 (负载管)构成互补 对称结构一、CMOS 反相器 (一)电路基本结构 要求VDD UGS(th)N +UGS(th)P且 UGS(th)N =UGS(th)P UGS(th)N增强型 NMOS 管开启电压A uIY uOVDDSGDDGSB VPVN BNMOS 管的衬底接 电路最低电位,PMOS 管的衬底接最高电位, 从而保证衬底与漏源间 的 PN 结始终反偏。.uGSN+-增强型 PMOS 管开启电压uGSP +-UGS(th)PuGSN UGS(th)N 时,增强型 NMOS 管导通 uGSN UGS(th)N , VN 导通,VP 截止, 输入为低电平 UIL

3、= 0 V 时, uGSN = 0V UGS(th)N , VN 截止,VP 导通,uOVDD , 为高电平。 UIH = VDDuO 0 V ,为低电平。逻辑门电路 二、其他功能的 CMOS 门电路 (一)CMOS 与非门和或非门 1. CMOS 与非门 ABVDDVPBVPAVNAVNBY每个输入端对应一 对 NMOS 管和PMOS 管。NMOS 管为驱动管 ,PMOS 管为负载管。 输入端与它们的栅极相 连。与非门结构特点: 驱动管相串联, 负载管相并联。逻辑门电路ABVDDVPBVPAVNAVNBYCMOS 与非门工作原理11导通导通截止截止0驱动管均导通,负载管均截止,输出为低电平。

4、 当输入均为高电平时:低电平输入端 相对应的驱动管截 止,负载管导通, 输出为高电平。 当输入中有低电平时: ABVDDVPBVPAVNAVNBY0 截止导通1因此 Y = AB逻辑门电路2. CMOS 或非门 ABVDDVPBVPAVNAVNBY或非门结构特点: 驱动管相并联, 负载管相串联。逻辑门电路YA BuOuIVDD1漏极开路的CMOS与非门电路(二)漏极开路的 CMOS 门简称 OD 门 与 OC 门相似,常用作驱动器、电平转换器和实现线与等。Y = AB构成与门 构成输 出端开 路的非 门需外接上 拉电阻 RD逻辑门电路C、C 为互补 控制信号 由一对参数对称一致的增 强型 NM

5、OS 管和 PMOS 管并联 构成。 PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN(三)CMOS 传输门 工作原理MOS 管的漏极和源极结构对称 ,可互换使用,因此 CMOS 传输门 的输出端和输入端也可互换。 uOuIuIuO当 C = 0V,uI = 0 VDD 时,VN、 VP 均截止,输出与输入之间呈现高 电阻,相当于开关断开。uI 不能传输到输出端,称传输门 关闭。CC当 C = VDD,uI = 0 VDD 时,VN、VP 中至少有一管导通,输出与输入之间呈现低电阻,相当于开关闭合。 uO = uI,称传输门开通。C = 1,C = 0 时,传输门开

6、通,uO = uI;C = 0,C = 1 时,传输门关闭,信号不能传输。逻辑门电路PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN传输门是一个理想的双向开关, 可传输模拟信号,也可传输数字信号。TGuI/uOuO/uICC传输门逻辑符号TG 即 Transmission Gate 的缩写 (三)CMOS 传输门 逻辑门电路在反相器基础上串接 了 PMOS 管 VP2 和 NMOS 管 VN2,它们的栅极分别 受 EN 和 EN 控制。(四)CMOS 三态输出门 AENVDDYVP2VP1VN1VN2低电平使能的 CMOS 三态输出门工作原理001导通导通Y=A11

7、0截止截止ZEN = 1 时,VP2、VN2 均截止,输出端 Y 呈现高 阻态。因此构成使能端低 电平有效的三态门。EN = 0 时,VP2 和 VN2 导通,呈现低电阻,不影 响 CMOS 反相器工作。Y = AEN逻辑门电路三、CMOS 数字集成电路应用要点 (一)CMOS 数字集成电路系列 CMOS4000 系列 功耗极低、抗干扰能力强; 电源电压范围宽 VDD = 3 15 V; 工作频率低,fmax = 5 MHz; 驱动能力差。高速CMOS 系列 (又称 HCMOS 系列) 功耗极低、抗干扰能力强;电 源电压范围 VDD = 2 6 V; 工作频率高,fmax = 50 MHz;

8、驱动能力强。 提高速度措施:减小 MOS 管的极间电容。 由于CMOS电路 UTH VDD / 2,噪声容限 UNL UNH VDD / 2,因 此抗干扰能力很强。电 源电压越高,抗干扰能 力越强。逻辑门电路民品 军品 VDD = 2 6 V T 表示与 TTL 兼容 VDD = 4.5 5.5 V CC54HC / 74HC 系列CC54HC / 74HC 系列 TT按电源电压不同分为 按工作温度不同分为 CC74 系列 CC54 系列 高速 CMOS 系列逻辑门电路1. 注意不同系列 CMOS 电路允许的电源电压范围不同,一般多用 + 5 V。电源电压越高,抗干扰能力也越强。 (二)CMO

9、S 集成逻辑门使用要点 2. 闲置输入端的处理 不允许悬空。 可与使用输入端并联使用。但这样会增大输入电容, 使速度下降,因此工作频率高时不宜这样用。 与门和与非门的闲置输入端可接正电源或高电平; 或门和或非门的闲置输入端可接地或低电平。 逻辑门电路主要要求: 了解 TTL 和 CMOS 电路的主要差异。 了解集成门电路的选用和应用。 3.5 集成逻辑门电路的应用 逻辑门电路 一、CMOS 门电路比之 TTL 的主要特点 注意:CMOS 电路的扇出系数大是由于其负载门的 输入阻抗很高,所需驱动功率极小,并非 CMOS 电路的 驱动能力比 TTL 强。实际上 CMOS4000 系列驱动能力 远小

10、于 TTL,HCMOS 驱动能力与 TTL 相近。 功耗极低 抗干扰能力强 电源电压范围宽 输出信号摆幅大(UOH VDD,UOL 0 V) 输入阻抗高 扇出系数大 逻辑门电路二、集成逻辑门电路的选用 根据电路工作要求和市场因素等综合决定 若对功耗和抗干扰能力要求一般,可选用TTL 电路。目前多用 74LS 系列,它的功 耗较小,工作频率一般可用至 20 MHz; 如工作频率较高,可选用 CT74ALS 系列 ,其工作频率一般可至 50 MHz。 若要求功耗低、抗干扰能力强,则应选用CMOS 电路。其中 CMOS4000 系列一般用于 工作频率 1 MHz 以下、驱动能力要求不高的 场合;HC

11、MOS 常用于工作频率 20 MHz 以下 、要求较强驱动能力的场合。 逻辑门电路解:三、集成逻辑门电路应用举例 例 试改正下图电路的错误,使其正常工作。CMOS 门TTL 门OD 门(a)(b)(c)(d)VDDCMOS 门Ya = ABVDDYb = A + BTTL 门OD 门Yc = AVDDENYd=A BEN = 1 时 EN = 0 时OD 门 &TTL 门悬空CMOS 门悬空逻辑门电路可用两级电路 2 个与非门实现之例 试分别采用与非门和或非门实现与门和或门。解:(1) 用与非门实现与门设法将 Y = AB 用与非式表示因为 Y = AB = AB因此,用与非门实现的与门电路为

12、Y = AB将与非门多余输入端与有用端并联使用构成非门逻辑门电路可用两级电路3 个与非门实现(2) 用与非门实现或门因此,用与非门实现的或门电路为Y = A + B因为 Y = A + B = A + B = A B设法将 Y = A + B 用与非式表示实现 A实现 B逻辑门电路可用两级电路3 个或非门实现之。(3) 用或非门实现与门设法将 Y = AB 用或非式表示因此,用或非门实现的与门电路为因为 Y = AB = A B = A + B将或非门多余输入端与 有用端并联使用构成非门Y = AB逻辑门电路可用两级电路2 个或非门实现之(4) 用或非门实现或门设法将 Y = A + B 用或

13、非式表示因为 Y = A + B = A + B因此,用或非门实现的或门电路为Y = A + B逻辑门电路例 有一个火灾报警系统,设有烟感、温感和紫外光 感三种不同类型的火灾探测器。为了防止误报警,只有 当其中两种或三种探测器发出探测信号时,报警系统才 产生报警信号,试用与非门设计产生报警信号的电路。 输输 入输输 出 A B CY 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1解:(1) 分析设计要求,建立真值表感三种不同类型的火灾探测器有烟感、温感和紫外光产生报警信号两种或三种探测器发出探测信号时,报警系统才 与非门设计报警电路的输入信号为烟

14、感、温感 和紫外光感三种探测器的输出信号,设 用 A、B、C 表示,且规定有火灾探测信 号时用 1 表示,否则用 0 表示。报警电路的输出用 Y 表示,且规 定需报警时Y 为 1 ,否则 Y 为 0。由此可列出真值表如右图所示1111 0000(2) 根据真值表画函数卡诺图逻辑门电路1 1ABC0100 0111 10 1 1(3) 用卡诺图化简法求 出输出逻辑函数的最 简与或表达式,再变 换为与非表达式。 Y = AB + AC + BC(4) 画逻辑图根据 Y 的与非表达式画逻辑图=AB AC BCABCY=AB AC BC逻辑门电路小结CMOS 数字集成电路主要有 CMOS4000 系列

15、和 HCMOS 系列。CMOS4000 系列工作速度低,负载能力差,但功耗极低、抗干扰能力强,电源电 压范围宽,在工作频率不高的情况下应用很多。 CC74HC 和 CC74HCT 两个系列的工作频率和负 载能力都已CT74LS的水平,但功耗、抗干扰能 力和对电源电压变化的适应性等比 CT74LS 更优 越。CMOS 电路在大规模集成电路应用更广泛。 逻辑门电路应用集成门电路时,应注意: TTL电路只能用5 V(74系列允许误差5%);CMOS 4000 系列可用 3 15 V;HCMOS系列可用 2 6 V; CTMOS 系列用 4.5 5.5 V。一般情况下,CMOS 门多 用 5 V,以便

16、与 TTL 电路兼容。 (1)电源电压的正确使用 (2)输出端的连接 开路门的输出端可并联使用实现线与,还可用来驱动需 要一定功率的负载。 三态输出门的输出端也可并联,用来实现总线结构 ,但三态输出门必须分时使能。使用三态门时,需 注意使能端的有效电平。 普通门(具有推拉式输出结构)的输出端不 允许直接并联实现线与。逻辑门电路(3) 闲置输入端的处理 (4)信号的正确使用 TTL 电路输入端悬空时相当于输入高电平, CMOS 电路多余输入端不允许悬空。 CMOS 电路多余输 入端与有用 输入端的并 接仅适用于 工作频率很 低的场合。数字电路中的信号有高电平和低电平两 种取值,高电平和低电平为某规定范围的电 位值,而

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 办公文档 > PPT模板库 > 教育/培训/课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号