《重庆大学数电(唐治德版)时序逻辑电路的分析与设计》由会员分享，可在线阅读，更多相关《重庆大学数电(唐治德版)时序逻辑电路的分析与设计（32页珍藏版）》请在金锄头文库上搜索。
1、7.17.1时序逻辑电路的特点和分类时序逻辑电路的特点和分类7.2 7.2 时序电路的分析方法时序电路的分析方法7.3 7.3 时序电路的设计方法时序电路的设计方法第7章 时序逻辑电路的分析与设计组合逻辑电路在任一时刻的输出状态仅决定于该时刻各输入 状态的组合，而与过去的输入状态无关。 时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状态 和电路状态的组合。本章介绍时序逻辑电路的的特点、分析方法和设计方法，第 8章介绍典型的时序逻辑电路 。掌 握: 时序电路的特点时序逻辑电路的分析方法；同步时序电路的设计方法。了 解：时序电路的分类异步计数器的设计方法。 教学基本要求7.1.1 时序逻辑电路
2、的结构与特点7.1 时序逻辑电路的特点和分类组合逻辑电路：完成逻辑运算或算术运算等操作，由门电路组成。 存储电路：记忆处理中间结果，由记忆元件组成。例如，触发器或具有时间延时的器件 。7.1.1 时序逻辑电路的结构与特点输出方程特性方程驱动方程时序电路的特点:时序电路由组合逻辑电路（逻辑门等器件）和存储电路 （触发器等器件）组成，电路中至少有一条反馈通路。 时序电路任一时刻的输出状态不仅取决于该时刻的输入 状态组合，而且与电路状态有关。 电路状态综合反映了在该时刻以前的全部输入序列值对电 路的影响。7.1.2 时序逻辑电路的分类按存储电路的器件分为脉冲时序电路和电平时序电路；Moore型Mea
3、ly型按输出的依从关系分为Moore型时序电路和Mealy型时序电路。 如果存储电路全部由触发器组成，则称为脉冲时序电 路；否则，称为电平时序电路。 按电路状态改变的方式分为同步时序电路和异步时序电路；同步时序电路：在统一的时钟脉冲作用下全部触发器同步改变 状态； 异步时序电路：没有统一的时钟脉冲控制触发器的状态变化， 触发器的异步改变状态。 7.2 时序电路的分析方法2. 时序电路的基本分析方法逻辑表达式 状态表 卡诺图 状态图 时序图 和 逻辑图 这些表示方法在本质上是相同的，可以互相转换。1. 时序电路功能描述方法 由时序电路图，列3组方程：时钟方程、输出方 程和驱动方程； 将驱动方程代
4、入触发器的特性方程中，导出状态 方程； 计算输出方程和状态方程，列出状态表或画出状 态图或时序图； 由状态表或状态图或时序图说明电路的功能。1234异步时序逻辑电路的分析步骤：1）写方程（时钟方程、驱动方程、输出方程）。2）列状态方程 将驱动方程代入各触发器的特性方 程 而得。3）画波形图 4）画状态图5）分析逻辑功能 比较同步时序逻辑电路的分析步骤： 1）写方程（时钟方程、驱动方程、输出方程）。2）列状态方程 将驱动方程代入各触发器的特性方程而 得。3）进行计算，得出状态表或画状态图。4）分析逻辑功能例7.1 试分析下图时序电路的功能。解：列3组方程1同步时序电路Mealy时序电路2导出状态
5、方程3列出状态表CPAY 1000000 2001010 3010100 4011110 5100010 6101100 7110110 8111001通过计算可画出状态图和时序图 。通常只需一种表达方式。CPAY 1000000 2001010 3010100 4011110 5100010 6101100 7110110 8111001画状态图: A=0Y=0，次态和现态相同状态转换形成自环。 A=1次态=现态+1状态按顺序转换。A/YA/YCPAY 1000000 2001010 3010100 4011110 5100010 6101100 7110110 8111001画时序图:CP
6、AQ0Q1Y4说明电路的功能2位二进制计数器： A=1，对CP脉冲按加1计数 Q1Q0是数值，Y是进位。 A=0，保持计数结果。例7.2 试分析下图时序电路的功能。 解： 1）写出时钟方程、输出方程和驱动方程2）导出状态方程：将驱动方程代入触发器的特性方程中3）画出时序图：CPQ0Q1Q24）画出状态图： 计算状态方程必须考虑有 效时钟触发！ 计算输出方程则不考虑！/Y5进制计数器：对CP脉冲按加1 计数Q2Q1Q0是数值，Y是进位5）说明电路的功能 无效 状态有效状态必须形成循环！ 无效状态不允许形成循环！ CPQ0Q1Q2异步时序电路的分析过程与同步时序电路相似，区别 是必须通过波形图判断
7、触发器有无时钟触发沿。设时序电路有n个触发器 ，电路的有效状态数N。如 果N2n，则必然存在无效状态。如果无效状态形成循环，则电路不能自启动！异步时序逻辑电路的分析步骤：1）写方程（时钟方程、驱动方程、输出方程）。2）列状态方程 将驱动方程代入各触发器的特性方 程 而得。3）画波形图 4）画状态图5）分析逻辑功能 比较同步时序逻辑电路的分析步骤： 1）写方程（时钟方程、驱动方程、输出方程）。2）列状态方程 将驱动方程代入各触发器的特性方程而 得。3）进行计算，得出状态表或画状态图。4）分析逻辑功能总结：7.3 时序电路的设计方法时序电路设计：已知逻辑功能，确定实现这一逻辑功 能的时序电路。设计
8、流程图如下：解：1）建立原始状态图S0S1S2S3设电路开始处于初始状态S0。第一次输入1时，由状态S0转入 状态S1，并输出0；1/0A/Y若输入两个1，由状态S1转入状 态S2，并输出0；1/0如果输入三个1，由状态S2转入 状态S3，并输出1；检测到1111/1此后若继续输入1，电路仍停 留在状态S3，并输出1。1/1电路无论处在什么状态，只要 输入0，都应回到初始状态，并 输出0。0/00/00/00/0例 7.3 用D触发器设计一个同步串行数据检测电路，当连续输入3 个或3个以上1时，电路的输出为1，其它情况下输出为0。例如： 输入A 101100111011110 输出Y 0000
9、00001000110凡是在输入相同时，输出相同、转换到的次态也相同的2个状 态称为等价状态。2）状态化简3）状态分配S0=00 S1=01 S2=10 11-无效原始状态图中，状态S2和S3等价。A/Y4）选择触发器，求时钟、输出、状态、驱动方程若选用2个CP下降沿触发的D触发器，分别用FF0、FF1表示 。采用同步方案。 a. 根据状态图，作输出Y的卡诺图，求输出方程。 A/Yb. 根据状态图，作次态卡诺图，求状态方程。c. 比较状态方程和触发器的特性方 程，求驱动方程。0001001000106) 画逻辑图 5) 检查电路能否自启动将无效状态 代入输出方程 和状态方程计算，画出无效状态图
10、 。电路能够自启动。根据时钟方程、输出方程和驱动方程，画逻辑图。例 7.4 用JK触发器设计一个同步6进制计数器。 解：1) 画原始状态图6进制有6个数码0、1、2、3、4、5，从低位到高位的 进位规律是“逢6进1”。一个同步6进制计数器有一个进位控制信号Y和 6个状 态S0、S1、S2、S3、S4、S5，分别表示6个数码0、1、2、 3、4、5。由计数规则，得原始状态图。 2）状态化简：已是最简原始状态图。3）状态编码：3位二进制码，无效状态：010和1014) 选择触发器，求时钟方程、输出方程、状态方程和驱动方程按题意要求，采用同步时序电路。则若选择3个下降沿触发的JK触发器。a. 根据状
11、态图，作输出信号Y的卡诺图，求输出方程。b. 根据状态图，作次态的卡诺图，求状态方程。如此，方便求出驱动方程。b. 根据状态图，作次态的卡诺图，求状态方程。如此，方便求出驱动方程。b. 根据状态图，作次态的卡诺图，求状态方程。如此，方便求出驱动方程。将无效状态 =010、101代入状态方程中计算，绘 出无效状态转换图。无效状态形成循环，表明设计的 电路不能自启动。有2种解决不能自启动的办法： 重新做状态编码，求取状态 方程，直到设计的电路能自 启动为止，重复第3到第5步 修改无效状态的状态图，切 断无效循环，使其转换到有 效状态。 5) 检查电路能否自启动切断此处，强制转换到110比较110和010，仅有最高位不 同，仅改变Q2的状态方程：将无效状态 =010、101代入状态方程中计算，绘 出无效状态转换图。5) 检查电路能否自启动切断此处，强制转换到110比较110和010，仅有最高位不 同，仅改变Q2的状态方程：1能自启动的状态方程为驱动驱动 方程6) 画逻辑图7章作业 7.3 7.10 7.12 7.14 7.17 7.18 7.21
