《上下拉电阻解释》由会员分享，可在线阅读，更多相关《上下拉电阻解释（2页珍藏版）》请在金锄头文库上搜索。
1、上拉 上拉下拉电阻（zz）基础知识一 什么是上拉电阻电阻？什么是下拉电阻电阻？ 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！ 上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格 区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力 是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、上拉电阻及下拉电阻作用： 1、提高電壓准位：a.当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V） ，这时就需要在 TTL 的输出端接上
2、拉电阻，以提 高输出高电平的值。b.OC 门电路必须加上拉电阻，以提高输出的搞电平值。 2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 3、N/A pin 防靜電、防干擾：在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能 悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。同時管脚悬空就比较容易接受 外界的电磁干扰。 4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电 阻是电阻匹配，有效的抑制反射波干扰。 5、預設空閒狀態/缺省電位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0
3、 或上拉接 1。在 I2C 总线等总线上，空闲 时的状态是由上下拉电阻获得。 6. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状 态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。同样如果输出端处于被 动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信 号的噪声容限增强抗干扰能力。 三、上拉电阻阻值的选择原则包括: 1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。 2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。 3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在 1k 到 10k
4、 之间选取。对下拉电阻也有类似道理。 四、原理上拉电阻实际上是集电极输出的负载电阻。不管是在开关应用和模拟放大，此电 阻的选则都不是拍脑袋的。工作在线性范围就不多说了，在这里是讨论的是晶体管是开关 应用，所以只谈开关方式。找个 TTL 器件的资料单独看末级就可以了，内部都有负载电阻 根据不同驱动能力和速度要求这个电阻值不同，低功耗的电阻值大，速度快的电阻值小。 但芯片制造商很难满足应用的需要不可能同种功能芯片做许多种，因此干脆不做这个负载 电阻，改由使用者自己自由选择外接，所以就出现 OC、OD 输出的芯片。由于数字应用 时晶体管工作在饱和和截止区，对负载电阻要求不高，电阻值小到只要不小到损坏
5、末级晶 体管就可以，大到输出上升时间满足设计要求就可，随便选一个都可以正常工作。但是一 个电路设计是否优秀这些细节也是要考虑的。集电极输出的开关电路不管是开还是关对地 始终是通的，晶体管导通时电流从负载电阻经导通的晶体管到地，截止时电流从负载电阻 经负载的输入电阻到地，如果负载电阻选择小点功耗就会大，这在电池供电和要求功耗小 的系统设计中是要尽量避免的，如果电阻选择大又会带来信号上升沿的延时，因为负载的 输入电容在上升沿是通过无源的上拉电阻充电，电阻越大上升时间越长，下降沿是通过有 源晶体管放电，时间取决于器件本身。因此设计者在选择上拉电阻值时，要根据系统实际 情况在功耗和速度上兼顾。五、从
6、IC(MOS 工艺)的角度,分别就输入/输出引脚做一解释:1. 对芯片输入管脚, 若在系统板上悬空(未与任何输出脚或驱动相接)是比较危险的.因为此时很 有可能输入管脚内部电容电荷累积使之达到中间电平(比如 1.5V), 而使得输入缓冲器的 PMOS 管和 NMOS 管同时导通, 这样一来就在电源和地之间形成直接通路, 产生较大的漏 电流, 时间一长就可能损坏芯片. 并且因为处于中间电平会导致内部电路对其逻辑(0 或 1)判 断混乱. 接上上拉或下拉电阻后, 内部点容相应被充(放)电至高(低)电平, 内部缓冲器也只有 NMOS(PMOS)管导通, 不会形成电源到地的直流通路. (至于防止静电造成
7、损坏, 因芯片管脚 设计中一般会加保护电路, 反而无此必要).2. 对于输出管脚:1)正常的输出管脚(push-pull 型), 一般没有必要接上拉或下拉电阻.2)OD 或 OC(漏极开路或集电极开路)型管脚,这种类型的管 脚需要外接上拉电阻实现线与功能(此时多个输出可直接相连. 典型应用是: 系统板上多个 芯片的 INT(中断信号)输出直接相连, 再接上一上拉电阻, 然后输入 MCU 的 INT 引脚, 实 现中断报警功能).其工作原理是:在正常工作情况下, OD 型管脚内部的 NMOS 管关闭, 对外 部而言其处于高阻状态, 外接上拉电阻使输出位于高电平(无效中断状态); 当有中断需求时,
8、 OD 型管脚内部的 NMOS 管接通, 因其导通电阻远远小于上拉电阻, 使输出位于低电平(有 效中断状态). 针对 MOS 电路上下拉电阻阻值以几十至几百 K 为宜.(注: 此回答未涉及 TTL 工艺的芯片, 也未曾考虑高频 PCB 设计时需考虑的阻抗匹配, 电磁干扰等效应.) 1, 芯片引脚上注明的上拉或下拉电阻, 是指设计在芯片引脚内部的一个电阻或等效电阻. 设计这个电阻的目的, 是为了当用户不需要用这个引脚的功能时, 不用外加元件, 就可以置 这个引脚到缺省的状态. 而不会使 CMOS 输入端悬空. 使用时要注意如果这个缺省值不是 你所要的, 你应该把这个输入端直接连到你需要的状态.
9、2, 这个引脚如果是上拉的话, 可以用于 “线或“ 逻辑. 外接漏极开路或集电极开路输出的其 他芯片. 组成负逻辑或输入. 如果是下拉的话, 可以组成正逻辑 “线或“, 但外接只能是 CMOS 的高电平漏极开路的芯片输出, 这是因为 CMOS 输出的高, 低电平分别由 PMOS 和 NMOS 的漏极给出电流, 可以作成 P 漏开路或 N 漏开路. 而 TTL 的高电平由源极跟 随器输出电流, 不适合 “线或“. 3, TTL 到 CMOS 的驱动或反之, 原则上不建议用上下拉电阻来改变电平, 最好加电平转换 电路. 如果两边的电源都是 5 伏, 可以直接连但影响性能和稳定, 尤其是 CMOS 驱动 TTL 时. 两边逻辑电平不同时, 一定要用电平转换. 电源电压 3 伏或以下时, 建议不要用 直连更不能用电阻拉电平. 4, 芯片外加电阻由应用情况决定, 但是在逻辑电路中用电阻拉电平或改善驱动能力都是不 可行的. 需要改善驱动应加驱动电路. 改变电平应加电平转换电路. 包括长线接收都有专门 的芯片.
