微机原理与接口技术 第2章 微处理器

《微机原理与接口技术 第2章 微处理器》由会员分享，可在线阅读，更多相关《微机原理与接口技术 第2章 微处理器（69页珍藏版）》请在金锄头文库上搜索。

1、第2章 微处理器2.1 微处理器概述 2.2 8086/8088微处理器结构 2.3 8086/8088微处理器工作模式及外部结构 2.4 8086/8088微处理器的基本时序 2.5 80x86至Pentium系列微处理技术概述 2.6 嵌入式系统和嵌入式处理器概述本章目标2.1 微处理器概述计算机运算器控制器存储器输入设备输出设备 微处理器集成在一个芯片2.1.1 2.1.1 微处理器的基本概念微处理器的基本概念微计算机单片机 单板机 通用微机微处理器有各种型号： Intel公司的8080、8086/8088、80286/386/486、Pentium Zilog公司的Z80、Z8000

2、Motorola公司的6800、6809、68000等2.1.1 2.1.1 微处理器的基本概念微处理器的基本概念又称微控制器，属于 嵌入式微处理器 微机早期的一种 简化形式 2.1.2 2.1.2 微处理器基本结构和功能微处理器基本结构和功能不同型号的微处理器有不同的内部结构， 但在功能结构上具有相似性和共通性微处理器内部寄存器阵列 算术逻辑运算单元 控制器 浮点运算部件及高速缓冲存储器cache 通用寄存器和专用寄存器 指令寄存器、指 令译码器和各种 定时与控制信号 的产生电路 现代的微处理器中还 集成了 1971年第一块微处理器问世，Intel 4040Intel 4040 ROM、RA

3、M、I/O芯片MCS-4Intel 8008ROM、RAM、I/O芯片MCS-81972年 第一代 微处理器2.1.3 2.1.3 微处理器及发展过程微处理器及发展过程类类型时时期代表产产品重要特征第一代1971-1973Intel 40044040 字长长4位 集成度2300管/片 时钟频时钟频 率1MHz 第二代 19731977年 Intel 8080/85 Zilog Z80 Motorola 6800 RockweH 6502 字长长8位 地址线线16根 集成度1万管/片 时钟频时钟频 率24MHz 第三代 19781980年 Intel 8086/88 Motorola 68000

4、 字长长16位地址线线20根集成度2万6万管/ 片时钟频时钟频 率48MHz 19811984年 Intel 80286 Motorola 68010 字长长16位 地址线线24根 集成度约约13万管/片 时钟频时钟频 率620MHz 类类型时时期代表产产品重要特征第 四 代 19851989 年 Intel 80386、Motorola 68020 字长长32位、地址线线32 根 集成度15万50万管/ 片、 时钟频时钟频 率1640MHz 19891992 年 Intel、AMD、Cyrix的 80486、IBM Power PC 601 字长长 32位、地址线线32 根、集成度120万管

5、/片 、时钟频时钟频 率33 100MHz 19931994 年 Intel的Pentium、AMD、 Cyrix的5X86及K5、M系列 、IBM PowerPC 604、 DEC Alpha 21064 集成度350万管/片、时时 钟频钟频 率50166MHz 1995年之后 Pentium Pro、Pentium MMX 等字长长都是32位、数据 通道64位、地址线线32 根2005年至今 Pentium 8XX处处理器 、 9XX处处理器 多核2.2 8086/8088微处理器结 构8088/8086CPU 寄存器组算术逻辑单元ALU 标志寄存器FR暂存器执行单元EU （Executi

6、on Unit)总线接口单元BIU （Bus Interface Unit)完成取指令和 存取数据操作负责分析指令 和执行指令内部控制逻辑段寄存器（CS、SS、DS、ES）地址加法器 指令队列输入/输出控制电路指令指针寄存器IP地址总线20位控制总线数据总线168088/8086的内部结构图AHBHCHDHALBLCLDL SP BP SI DI CS DS SS ES IP 内部暂存寄存器暂存寄存器FREU控制系统1 2 3 4 5 6总线控制逻辑数据总线16ALU通用寄存器8088指令队列8088/8086 外部总线数据总线地址总线20位执行部件EU总线接口部件BIU16位控制总线EU控制

7、系统ALUEU控制系统ALU数据总线16地址总线20位控制总线AX BX CX DX15 0 AX BX CX DX通用寄存器AH AL BH BL CH CL DH DL8 7累加器 基地址寄存器 计数器 数据寄存器2.2.1 执行部件（Execution Unit）堆栈指针寄存器 基地址寄存器 源变址寄存器 目的变址寄存器SP BP SI DI专用寄存器1、算术逻辑单元ALU4、EU控制器2、寄存器组状态标志寄存器FR15 03、标志寄存器标志寄存器的安排OF DFIFTF SF ZFAFPFCF15 11 10 9 8 7 6 5 4 3 2 1 0进位标志奇偶标志半进位标志零标志 符号

8、标志中断标志单步标志溢出标志方向标志控制标志状态标志FR寄存器2.2.2 总线接口部件（Bus Interface Unit）CS DS SS ES代码段寄存器 数据段寄存器 堆栈段寄存器 附加段寄存器段寄存器IP指令指针寄存器20位的地址加法器BIU总线控制逻辑1 2 3 4 5 66个字节的指令队列8088 4个字节2.2.3 BIU与EU的动作协调原则BIU和EU是并行工作的,按流水线技术原则管理4. 执行转移、调用和返回指令时，指令队列中的原有内容自动消除BIU往指令队列中装入另一程序段中的指令8088中一个1.当8086指令队列中有两个空字节时,BIU自动把指令取到队列中2. EU从

9、指令队列取指，执行。执行过程中如果要访问存储器或I/O,而此时，BIU正在取指，完成取指后，响应EU的总线请求。3. 指令队列已满，EU又没有总线访问，BIU进入空闲状态2.2.4 存储器组织20条地址线 寻址能力地址范围 220=1M字节 00000FFFFFH19 0物理地址加法器段基址 偏移地址15 015 0 0000偏移地址段首地址00000H42320H42386H乘以16物理地址例：已知IP=66H,CS=4232HCS16=42320H段首址IP=66H偏移地址 下一条指令物理地址采用段寄存器的优点1.解决了16位寄存器如何访问大于64KB内存空间的 问题2.可以实现程序的重定

10、位物理地址：1MB存储区域中的实际地址（20位的地址）逻辑地址：程序中出现的地址，由段地址和段内偏移量组成（注：段地址和段偏移量都是16位的二进制数）存储器管理就是将程序中的逻辑地址转换成物理地址的结构物理地址=段地址16+偏移量*同一物理地址可以有不同的段地址和偏移量对8086/8088 而言特殊的存储区域中断向量区：00000H003FFH 共1KB用以存放256种中断类型的中断向量每个中断向量占用4字节单色显示器显示缓冲区：B0000HB0F9FH约258024000字节， 存放文本方式下所显示字符的ASCII码及属性码； 彩色显示器的显示缓冲区：B8000HBBF3FH约16KB，存放

11、图形方式 下屏幕显示像素的代码。2.3 8086/8088微处理器的工作模式及外部结构工作模式最小工作模式：所有的总线控制信号都直接由8088/8086产生最大工作模式：8088/8086要通过总线控制器8288来形成各种总线周期，控制信号由8288供给MN / MX= VCCMN / MX=GND单CPU系统多CPU系统2.3.1 指令周期、总线周期、时钟 周期取指令译码执行每条指令一系列控制信号指令周期：执行一条指令所需要的时间总线周期：CPU从存储器或I/O端口存取一次所需要的时间（Bus Cycle）访问一次总 线的时间分析执行每一条指 令的时间不同2.3.1 指令周期、总线周期、时钟

12、 周期是微机系统工作的最小时间单位时钟周期：系统完成任何操作所需要的时间， 均是时钟周期的整数倍。取决于系统的 主频率T状态CLKT1 T2 T3 T4总线周期8088CPU的主频率为5MHz，时钟周期（一个T状态）为200ns基本总线周期存储器读或写输入输出的读或写中断响应一个最基本的总线周期通常包括4个T状态2.3.2 8086/8088CPU的引脚信号 和功能8080/8085 8位 16位 64KB 40 8088/8086 16位 20位 1MB 40数据线 地址线 直接寻址 引脚数双功能引脚的功能转换分时复用同一引脚在一个总线周期的 不同时钟周期内其功能不同根据工作模式定义引脚的功

13、能1. 两种模式下，名称和功能相同的32个 引脚（2） AD15AD0 地址/数据复用总线，双向，三态（ 8088中A15A8不复用，输出，三态）（3）A19/S6A16/S3，地址/状态线复用，输出，三态S4S3当前段寄存器0 0使用附加段寄存器 0 1使用堆栈栈段寄存器 1 0使用代码码段寄存器1 1使用数据段寄存器（1）Vcc、GND单一电源、两个地（4） NMI，非屏蔽中断，输入（6）CLK，时钟信号，输入（7） RESET，复位信号，输入（至少保持4个时钟周期的高电平）CPU立即停止操作，清FR，DS，ES，SS、IP及指令队列。 同时，置CS为FFFFH。当RESET变为低电平时，

14、CPU从 FFFF0H单元开始启动。牢记（5） RD，读信号，输出，三态，低电平有效INTR，可屏蔽中断请求信号，输入1. 两种模式下，名称和功能相同的32个 引脚（8） READY，准备好信号，输入=VCC最小工作方式（单CPU方式）=GND最大工作方式（多CPU方式）MN/MXMN/MX（10）MN/MX，最小/最大模式控制引脚，输入（9）TEST，测试信号，输入，低电平有效（11） BHE/S7（8086）高8位数据线允许/状态信息复用引脚，输出1. 两种模式下，名称和功能相同的32个 引脚 8086的存储器结构奇地址 存储器偶地址 存储器A0 A19A1D7D0D15D8（34）512

15、K*8512K*8D7D0D7D000005H 00004H 00003H 00002H 00001H 00000H一个字BHE A0 0 0 字操作0 1 奇地址高位字节1 0 偶地址低位字节BHESELSEL2. 最小工作模式的2431引脚（1）INTA（QS1）中断响应，输出，三态，低电平有效（3）DEN（S0）数据允许信号，输出，三态，低电平有效括号中是最大工作模式下 的引脚功能常用的地址锁存器有8282/8283 、 74LS373（2）ALE（QS0）地址锁存允许信号，输出，三态，高电平（4）DT / R（S1）数据发送/接收控制，输出，三态（6）WR（LOCK）写信号，输出，三态，低电平有效（