《合肥工业大学电气与自动化专业实验中心80X86微机原理及接口技术实验教程思考题部分参考答案(5)》由会员分享，可在线阅读，更多相关《合肥工业大学电气与自动化专业实验中心80X86微机原理及接口技术实验教程思考题部分参考答案(5)（28页珍藏版）》请在金锄头文库上搜索。
1、硬件实验2.1 静态存储器扩展实验2.4 8255并行接口实验实验四 8253方波实验实验五（ 2）8259A 中断控制器实验2.3 8254定时/ 计数器应用实验2.1 静态存储器扩展实验2.1.1 实验目的1. 了解存储器扩展的方法和存储器的读/ 写。2. 掌握 CPU 对 16 位存储器的访问方法。2.1.2 实验设备PC 机一台， TD-PITE实验装臵一套，示波器一台。2.1.3 实验内容编写实验程序，将0000H 000FH共 16 个数写入SRAM的从 0000H起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。2.1.4 实验原理存储器是用来存储信息的部件
2、，是计算机的重要组成部分，静态 RAM 是由 MOS 管组成的触发器电路，每个触发器可以存放 1 位信息。只要不掉电，所储存的信息就不会丢失。因此，静态RAM工作稳定，不要外加刷新电路，使用方便。但一般图 2.1 62256引脚图SRAM 的每一个触发器是由6 个晶体管组成， SRAM 芯片的集成度不会太高，目前较常用的有 6116 （2K 8 位） ，6264 （8K 8 位）和 62256 （32K 8 位） 。本实验平台上选用的是 62256 ，两片组成32K 16 位的形式，共64K 字节。 62256的外部引脚图如图4.1所示。本系统采用准32 位 CPU ，具有 16 位外部数据总
3、线，即D0 、D1 、 D15 ，地址总线为 BHE （表示该信号低电平有效）、BLE 、 A1、A2 、 A20 。存储器分为奇体和偶体，分别由字节允许线BHE 和 BLE 选通。存储器中，从偶地址开始存放的字称为规则字，从奇地址开始存放的字称为非规则字。处理器访问规则字只需要一个时钟周期，BHE 和 BLE 同时有效，从而同时选通存储器奇体和偶体。处理器访问非规则字却需要两个时钟周期，第一个时钟周期BHE 有效，访问奇字节；第二个时钟周期BLE 有效，访问偶字节。处理器访问字节只需要一个时钟周期，视其存放单元为奇或偶，而BHE 或 BLE 有效，从而选通奇体或偶体。写规则字和非规则字的简单
4、时序图如图2.2 所示。D15:D0CS#WR#DATAD15:D8D7:D0CS#WR#DATA图 2.2 写规则字（左）和非规则字（右）简单时序图实验单元电路图A141A122A73A64A55A46A37A28A19A010D011D112D213VSS14VCC28WE27A1326A825A924A1123OE22A1021CS20D719D618D517D416D31562256(1)A141A122A73A64A55A46A37A28A19A010D011D112D213VSS14VCC28WE27A1326A825A924A1123OE22A1021CS20D719D618D5
5、17D416D31562256(2)12374LS3245674LS32A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14D0 D1 D2 D3 D4 D5 D6 D7D8 D9 D10 D11 D12 D13 D14 D15RD WRVCC GNDRD WEVCC GNDBHECSBLEA0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27
6、26 25 24 23 22 21 20 19 18 17 16 15VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D362256A3 B4 A1A8 A0A7 A8A15 A8A15 D0D7低D0D7 CS0 CS BLE BLE BHE BHE MEMW WR MRMD RD 图 2.3 SRAM 单元电路图实验程序清单（MEM1.ASM）SSTACK SEGMENT STACK DW 32 DUP(?) SSTACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8000H ; 存
7、储器扩展空间段地址 MOV DS, AX AA0: MOV SI, 0000H ; 数据首地址 MOV CX, 0010H MOV AX, 0000H AA1: MOV SI, AX INC AX INC SI INC SI LOOP AA1 MOV AX,4C00H INT 21H ; 程序终止START ENDP CODE ENDS END START 图 2.4 SRAM 实验接线图2.1.5 实验步骤（注：本章实验选择16 位寄存器）1. 实验接线图如图2.4 所示，按图接线。2. 编写实验程序，经编译、链接无误后装入系统。3. 先运行程序，待程序运行停止。4. 通过 D 命令查看写入
8、存储器中的数据：D8000 ： 0000 回车，即可看到存储器中的数据，应为0000 、0001 、0002 、系 统 总 线XA1XA15A0A14. .XD0XD7D0D7. .MWR#WR MRD#RDMY0CSSRAM 单 元XD8XD15D8D15. .BLE#BLE# BHE#BHE#000F 共 16 个字。5. 改变实验程序，按非规则字写存储器，观察实验结果。SSTACK SEGMENT STACK DW 32 DUP(?) SSTACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8001H ; 存储器扩展空
9、间段地址MOV DS, AX AA0: MOV SI, 0000H ; 数据首地址MOV CX, 0010H MOV AX, 0000H AA1: MOV SI, AX INC AX INC SI INC SI LOOP AA1 MOV AX,4C00H INT 21H ;程序终止START ENDP CODE ENDS END START 6. 改变实验程序，按字节方式写存储器，观察实验现象。SSTACK SEGMENT STACK DB 32 DUP(?) SSTACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE MOV AX, 8000
10、H ; 存储器扩展空间段地址MOV DS, AX AA0: MOV SI, 0000H ; 数据首地址MOV CX, 0010H MOV AX, 0000H AA1: MOV SI, AL INC AX INC SI LOOP AA1 MOV AX,4C00H INT 21H ; 程序终止START ENDP CODE ENDS END START 7. 将实验程序改为死循环程序，分别按规则字与非规则字的方式写存储器。SSTACK SEGMENT STACK DW 32 DUP(?) SSTACK ENDS CODE SEGMENT START PROC FAR ASSUME CS:CODE
11、MOV AX, 8000H ; 存储器扩展空间段地址MOV DS, AX AA0: MOV SI, 0000H ; 数据首地址MOV CX, 0010H MOV AX, 0000H AA1: MOV SI, AX INC AX INC SI INC SI JMP AA1 ；无条件循环START ENDP CODE ENDS END START 2.4 8255并行接口实验2.4.1 实验目的1. 学习并掌握8255的工作方式及其应用。2. 掌握 8255典型应用电路的接法。2.4.2 实验设备PC 机一台， TD-PITE实验装臵一套。2.4.3 实验内容1. 基本输入输出实验。编写程序，使8
12、255的 A 口为输入， B 口为输出，完成拨动开关到数据灯的数据传输。要求只要开关拨动，数据灯的显示就发生相应改变。2. 流水灯显示实验。编写程序，使8255的 A 口和 B 口均为输出，数据灯D7 D0由左向右，每次仅亮一个灯，循环显示，D15 D8 与 D7 D0 正相反，由右向左，每次仅点亮一个灯，循环显示。2.4.4 实验原理双向数据总线数据总线 缓冲 器D0-D7RD WR A1 A0 RESETCS读 /写控制逻辑A组 控制 部件8位内总线B组 控制 部件A 口 （8位）C口 （高 4位）C口 （低 4位）B 口 （8位）I/OI/OI/OI/OPA7-PA0PC7-PC4PC3
13、-PC0PB7-PB0PA3 PA2 PA1 PA0 RD CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2PA4 PA5 PA6 PA7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB31 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 2040 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 218255图 2.31 8255内部结构及外部引脚图并行接口是以数据
14、的字节为单位与I/O设备或被控制对象之间传递信息。CPU 和接口之间的数据传送总是并行的，即可以同时传递8 位、 16 位或 32 位等。 8255可编程外围接口芯片是Intel公司生产的通用并行I/O接口芯片，它具有A、B、C 三个并行接口，用+5V 单电源供电，能在以下三种方式下工作：方式0- 基本输入 / 输出方式、方式1- 选通输入 / 输出方式、方式 2- 双向选通工作方式。 8255 的内部结构及引脚如图4.31 所示，8255工作方式控制字和C 口按位臵位 / 复位控制字格式如图2.32所示。D7D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6C口低 4位 0 输出
15、1 输入置位复位 0 复位 1 置位B口 0 输出 1 输入（a）工作方式控制字（ b）C口按位置位 /复位控制字方式选择 0 方式 0 1 方式 1C口高 4位 0 输出 1 输入A 口 0 输出 1 输入方式选择 00 方式 0 01 方式 1 1x 方式 21不用0C口的位选择 位 D3D2D10 0 0 01 0 0 12 0 1 03 0 1 14 1 0 05 1 0 16 1 1 07 1 1 1图 2.32 8255控制字格式8255实验单元电路图如图2.33 所示：D034D133D232D331D430D529D628D727PA04PA13PA22PA31PA440PA5
16、39PA638PA737PB018PB119PB220PB321PB422PB523PB624PB725PC014PC115PC216PC317PC413PC512PC611PC710RD5WR36A09A18RESET35CS6PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7D0 D1 D2 D3 D4 D5 D6 D7A0 A1RD WRRSTCS8255图 2.33 8255实验单元电路图2.4.5 实验步骤1. 基本输入输出实验本实验使 8255端口 A 工作在方式0 并作为输入口，端口B 工作在方式0 并作为输出口。用一组开关信号接入端口A，端口B 输出线接至一组数据灯上，然后通过
