《bishe有限冲激响应滤波器的设计》由会员分享，可在线阅读，更多相关《bishe有限冲激响应滤波器的设计（31页珍藏版）》请在金锄头文库上搜索。
1、1 绪论1.1 课题背景及目的在工程技术领域中几乎都会涉及到信号的处理问题，数字滤波器在通讯、 雷达、 声纳、 遥感、 图象处理和识别、 语言处理和识别 、地球物理资源考察、 人工智能 、核技术、 生物医学工程等许多领域得到越来越广泛的应用。信号处理的目的一般是对信号进行分析、变换、与识别等。如何在较强的噪声背景下提取出真正的信号或信号的特征，并将其应用于工程实际是信号处理的首要任务。根据处理对象的不同，信号处理技术分为模拟信号处理系统和数字信号处理系统。数字信号处理与模拟信号处理相比有许多优点，如相对于温度和工艺的变化数字信号要比模拟信号更稳健，在数字表示中，精度可以通过改变信号的字长来更好
2、地控制，所以数字信号处理技术可以在放大信号的同时去除噪声和干扰，而在模拟信号处理技术中信号和噪声同时被放大，不利于噪声和干扰的去除，数字信号还可以不带误差地被存储和恢复、发送和接收、处理和操纵。目前，数字信号处理已经发展成为一项成熟的技术，并且在许多应用领域逐步代替了传统的模拟信号处理系统。数字信号处理中一个非常重要且应用普遍的技术就是数字滤波。数字滤波是通过采用数值运算的方法来达到滤波目的的，通过一定的运算关系改变输入信号所含的频率成分的相对比例或滤除某些频率成分，达到提取和加强信号中的有用成份、消弱无用的干扰成份的目的。 数值运算可以通过计算机编写软件来实现， 可以通过普通的硬件组合来实现
3、， 也可以用专用的 DSP 芯片来实现 还可以通过 VHDL 等硬件描述语言的设计。 用 FPEG 来实现数字滤波器按单位脉冲响应长度来分， 可分为无限长单位脉冲响应 IIR 滤波器和有限长单位脉冲响应 FIR 滤波器。按频率响应来分可分为：低通、 高通 、带通 、带阻滤波器。 数字滤波器凭其特有的严格的线性相位和高稳定和高精度， 可用快速傅立叶变换 FFT 和其它快速算法来实现及设计灵活和适应性强等优点，他与模拟滤波相比，有精度高、可靠性高、灵活性好等突出优点，可以满足对幅度和相位的严格要求，还能降低开发费用，缩短研制到应用的时间，在很多领域逐步代替了传统的模拟信号系统。目前，应用 FPGA
4、 来实现 FIR 滤波器这一新的FIR 解决方案目前正处于研究探索阶段，随着大规模集成电路技术和 EDA 技术的发展 FPGA/CPLD 已被广泛应用于实现全硬件的数字信号处理器或相应的电路模块， 相对于传统的专用 DSP 器件， 无论在技术性能设计成本、上市速度还是应用领域方面。 基于 FPGA 的数字信号处理器表现出了难以逾越的良好性能和更加广阔的市场前景,它能有效克服传统 DSP 技术的诸多技术瓶颈，在许多方面显现出突出的优势，如高速与实时性，高可靠性，自主知识产权化，系统的重配置与硬件可重构性，单片DPS 系统的可实现性以及开发技术的标准化和高效率等。在数字信号处理领域，具有领先和实际
5、意义，本课题将通过实验用分布式算法来设计 FIR 滤波器的设计并对所设计的系统进行仿真实现，验证结果。FIR 滤波器在数字信号处理中有着广泛的应用，因此，研究 FRI 的 FPGA 解决方案体现电子系统的微型化和单片化，将数字信号处理和 FPGA 的结合，无论是在理论研究上还是在如通讯、高清晰度电视、雷达、图象处理、数字音频等实际应用上都有着美好的技术前景和巨大的实用价值的。1.2 国内外研究的现状数字信号处理器具有灵活性、高稳定性、可靠性、集成度高等优点，促使研究人员不断对它进行研究和开发。但数字信号处理目前仍存在的缺点是:在一些重要研究领域，数字信号处理的速度还达不到实时处理的要求，例如超
6、高频 A/D 转换器。数字信号处理可以采用两种方法实现:软件实现和硬件实现。软件实现是在通用计算机上执行数字信号处理程序。这种方法灵活，但实现方法较慢，一般不能实时处理，主要用于教学和科研。国内外的研究机构、公已经推出了不同语言的信号处理软件包。硬件主要采用 MCU(单片机)、DPS(数字信号处理器)和集成电路来实现。其中，单片机速度较慢，集成电路虽然性能良好，但通常门限定的某一或某几个特定功能而设计，灵活性差，软件编程的通用数据处理芯片(如 TMS320CXX)是目前应用一种方法。DSP 处理器实质上是一种适用于数字信号处理的单片微处理主要特点是灵活性大，适应性强，具有可编程功能，且处理速度
7、较高。近年来由于多媒体技术和无线通信的发展对 DSP 应用的要求不断地这些应用对信号处理要求高，需要采用处理速度高的硬件来实现DPS，随着 CMOS 工艺的线宽不断缩小，从研制高性能的 DSP 专用芯片处理器，直到近年来可以在单片上集成 DSP 的应用。但是，采用 DSP 处理器的解决方案日益面临着不断增加挑战，而自身的技术瓶颈(比如运行速度、吞吐量、总线结构的可变性、可重构配置性、硬件可升级性等等)致使这种解决方案在 DPS 的许多新领域中的道路越走越窄。现场可编程门阵列在器件处理速度等达到片上系统的要求后，它所具有的系统内可重构的特性成 DSP 应用的优选方案之一。在许多诸如实时图像处理、
8、联合战术无线电统、3G 移动通信基站、实时工控系统、卫星导航设备等领域中，FPGA 解决方案为数字信号处理开创了新的领域，国外有许多院校和科研机构在研究基于 FPGA 的 DSP应用，我国在 DSP 技术起步较早，产品的研究开发成绩斐然，本上与国发展，而在FPGA 方面起步较晚。全国有 100 来所高等院校从事这方面的教学和科研，除了一部分 DSP 芯片需要从国外进口外，在信号处理理法方面，与国外处于同等水平。而在FPGA 信号处理和系统方面，有了可喜进展，正在进行与世界先进国家同样的研究。现在，可编程逻辑器件在密度、性能和功耗上都有显著的进步，为数字信号处理开创了新的领域，使得构造的数字信号
9、处理系统能够保持基于软件的解决方案的灵活性，又能够接近集成电路的性能。FPGA 内部的功能块中的 SRAM 查找表构成函数发生器，这种结构特别适用于并行处理结构，如分布式算法(DA)。相对于串行运算为主导的通用 DSP 芯片来说，其并行度和可扩展性都很好，它逐渐成为构造可编程的高性能算法结构的新的选择。据分析，在未来，数字信号处理器将会主宰需要复杂算法的应用领域，而 FPGA 将会统治更多前端的应用，如 FIR 滤波、CORDIC 算法等。FIR 数字滤波器的实现，大体上可以分为软件实现和硬件实现两种。软件实现方法是在通用的计算机上用软件实现。利用计算机的存储器、运算器和控制器把滤波所要完成的
10、运算编成程序通过计算机来执行。由于这种方法速度慢，难以对信号进行实时处理，因而多用于教学与科研。硬件实现是设计专门的数字滤波电路，如今 FIR 滤波器的硬件设计有多种实现方法。第一种是采用单片机来实现，但单片机的处理速度比较慢。第二种是采用专用的DSP 芯片，但是 DSP 的串行指令执行方式使其速度和效率大打折扣，因此当滤波器的系数增加或字长增长时，计算时间会大大增加，而且在一些高速的应用中，DSP 的性能的提高却落后于需求的增加。第三种是采用市场上通用的 FIR 滤波器集成电路，但由于它的通用性，很难满足设计者独特的要求。第四种是采用可编程逻辑器件的方法实现可编程逻辑器件在电子技术领域中的应
11、用，为数字硬件电路系统的设计带来了极大的灵活性。由于可编程逻辑器件可以通过软件编程而对其硬件结构和工作方式进行调整，使得硬件的设计可以如同软件设计那样方便。在 FIR 数字滤波器的设计过程中涉及的乘法运算方式有位串行乘法、并行乘法和用分布式算法的乘法。位串行乘法器的实现方法主要是通过对乘法运算进行分解，用加法器来完成乘法功能。由于一个 8X8 位的乘法器输出为 16 位，为得到正确的 16 位结果，串行输入的二进制补码数要进行符号位扩展，即将串行输入的 8 位二进制补码前补 8 个 0(对正数或 8 个 1(对负数)后才输入乘法器。如果每一位的运算需要一个时钟周期的话，则这乘法器完成一次运算就
12、需要 16 个时钟周期。虽然位串行乘法器使乘法器的硬件规模到了最小，但由于运算周期过长，在对一些实时性要求较高的场合是不适用的。并行乘法速度快，但占用的硬件资源极大。随着滤波器阶数的增加，乘法器的位也变大，硬件规模将变得十分庞大。分布式算法利用 ROM 或寄存器将固定系数的乘累加运算转移成查找表操作，避免了乘法运算。同时，查找表后的数据执行的都是简单加法运算，可以较大幅度地提高算速度。这种方法是目前比较常用的基于 FPGA 设计 FIR 滤波器的方法。分布式算法分为串行分布式算法、串并结合的分布式算法和并行分布式算法。串行分布式算法其构相对简单，占用资源少，但是处理速度吞吐量很高;并行分布式算
13、法结构齐整，利用流水实现，多用于对速度要求高的场合，但占用资源大;串并结合的分布式算法是串行分布式算法与并行分布式算法的一个折衷，具体情况不同，效果也不同，缺点是有控电路的加入，增加了电路的复杂性s。相对于前两种方法，分布式算法既可以全串行实现，又可以全并行实现，还可以并行结合实现，可以在硬件规模和处理速度之间作出适当的折衷，是现在被研究的主要方法。1.3 论文的结构及研究内容FIR可以对给定的频率特性直接进行设计， FIR滤波器的冲激响应是有限长序列，具有严格的线性相位特性，其系统函数为一个多项式，它所包含的极点都位于原点，所以FIR滤波器永远是稳定的。由于在数据通讯、语音信号处理、图像处理
14、等传输过程中不能有明显的相位失真，而FIR滤波器在满足一定对称条件下可以实现IIR滤波器难以实现的线性相位，因而得到广泛应用。随着数字信息技术的发展，数字滤波器已在许多领域得到广泛应用。在数字滤波器设计中，以往都是通过硬件电路来实现其功能，当今计算机软件技术不断发展，应用软件能够实现数字滤波器的功能和时序仿真，因而直观再现滤波器性能。本文通过VHDL 和 MATLABL 软件仿真实现压电直线微电机控制系统中 FIR 低通数字滤波器，使设计达到最优化。本课题研究的主要内容是利用FPGA进行有限冲击响应(FIR)数字滤波器的研究，课题的主要内容如下:(1)以FIR滤波器的基本原理为依据，研究适应工
15、程实际的数字滤波器的设计方法。(2 )FIR设计中的关键技术乘法运算的高效实现，并结合选用的现场可编程逻辑器件的特点，实现乘加运算。(3)采用硬件描述语言(VHDL)，对FIR滤波器进行层次化、模块化、参数化的逻辑设计，编制滤波器的各个功能模块，对设计模块在MAX+plus软件里进行仿真实现，验证结果。论文主要内容包括以下几个几部分：第一章绪论第二章介绍数字滤波器的设计理论，本章首先介绍了数字滤波器的基本理论，然后从实际工程设计出发提出一个FIR滤波器设计流程，包括滤波器结构的选择、滤波器的系数计算、系数的量化等，设计者按照此流程即能设计出满足实际性能需求的数字滤波器。提出FIR滤波器的解决方
16、案，采用VHDL语言的开发方法。第三章阐述了一个基于VHDL的低通滤波器的设计，介绍了VHDL语言以及其开发环境，说明具体实现方法，用MATLAB计算出所需参数，用VHDL语言编程，完成对整个FIR滤波器的功能模块的划分，以及各个功能模块的具体设计。第四章进行FIR滤波器的测试与验证。为了验证FIR滤波器的实际滤波效果，实际制作了一个实验电路，进行了系统测试，对测试结果进行分析。第五章是结论与展望，对论文进行了总结并对数字信号处理的发展进行了展望。2 FIR 数字滤波器设计理论2.1 数字滤波器概述数字滤波器通常应用于修正或改变时域或频域中信号的属性。最为普通的数字滤波器就是线性时不变(LTI)滤波器。输入信号进入 LTI 数字滤波器后，经过一个线性卷积的过程，得到输出信号，线性卷积过程的定义如下: （2-1）)()()(0knxkhnyMkLTI 数字滤波器通常分为有限脉冲响应(FIR)和无限脉冲响应(IIR)两大类。FIR 滤波器由有限个采样值组成，式中卷积的数量为有限个。而 IIR 滤波器需要执行无限数量次卷积。2.2 FIR 滤波器的特点FIR 滤波器相对于
