第讲门电路及使用注意事项

上传人:平*** 文档编号:47490213 上传时间:2018-07-02 格式:PPT 页数:24 大小:1.46MB
返回 下载 相关 举报
第讲门电路及使用注意事项_第1页
第1页 / 共24页
第讲门电路及使用注意事项_第2页
第2页 / 共24页
第讲门电路及使用注意事项_第3页
第3页 / 共24页
第讲门电路及使用注意事项_第4页
第4页 / 共24页
第讲门电路及使用注意事项_第5页
第5页 / 共24页
点击查看更多>>
资源描述

《第讲门电路及使用注意事项》由会员分享,可在线阅读,更多相关《第讲门电路及使用注意事项(24页珍藏版)》请在金锄头文库上搜索。

1、Digital Logic Circuit第5讲 门电路及 使用注意事项第 5 讲n 课时授课计划n 课 程 内 容Digital Logic Circuit第5讲 门电路及 使用注意事项内容:分立元件门电路TTL集成逻辑门电路CMOS传输门门电路使用注意事项 目的与要求:了解分立元件与门、或门、非门及与非门、或非门的工作原 理和逻辑功能。了解TTL集成逻辑门电路的结构、工作原理和外部特性。掌握OC门和TTL三态门的工作原理及有关的逻辑概念。了解CMOS门的特点 。掌握集成门电路的使用方法。重点与难点:重点: TTL集成逻辑门电路的外部特性。OC门和TTL三态门的应用。难点: TTL集成逻辑门

2、电路的结构、工作原理和外部特性OC门和TTL三态门的工作原理。Digital Logic Circuit第5讲 门电路及 使用注意事项课堂讨论:高阻态的含义;OC门和TTL三态门的应用。现代教学方法与手段:投影PowerPoint复习(提问):与、或、非及与非、或非逻辑的运算口诀、逻辑 符号。 Digital Logic Circuit第5讲 门电路及 使用注意事项获得高、低电平的基本方法:利用半导体开关元件 的导通、截止(即开、关)两种工作状态。逻辑0和1: 电子电路中用高、低电平来表示。逻辑门电路:用以实现基本和常用逻辑运算的电 子电路。简称门电路。基本和常用门电路有与门、或门、非门(反相

3、器 )、与非门、或非门、与或非门和异或门等。门电路Digital Logic Circuit第5讲 门电路及 使用注意事项1、二极管与门Y=ABDigital Logic Circuit第5讲 门电路及 使用注意事项2、二极管或门Y=A+BDigital Logic Circuit第5讲 门电路及 使用注意事项3. 三极管非门电路4. 组合门电路Digital Logic Circuit第5讲 门电路及 使用注意事项5. TTL与非门了解工作原理,掌握主要外部特性和参数。演示Digital Logic Circuit第5讲 门电路及 使用注意事项1)电压传输特性工作区:AB段(截止区) UI1

4、.5V UO=UOL线性区:BC段 0.6VUON时,与非门才开通,输出低电平。(3)阀值电压:电压传输特性转折区中点对应的输入电压。又称为门槛电压。Digital Logic Circuit第5讲 门电路及 使用注意事项3)噪声容限:把不会破坏与非门的输出逻辑状态所允许的最大干扰 电压值。噪声容限越大,说明抗干扰能力越强。低电平噪声容限VNL :VNL = VOFF VILmax高电平噪声容限VNH : VNH = VIHmin - VON 4)扇出系数 带同类门的个数。表示门电路的负载能力。对于典型电路,扇出系 数8。5)传输延迟时间 输出电压由高电平变为低电平的传输延迟 时间称为导通传输

5、延迟时间,记做tPHL;输 出电压由低电平变为高电平的传输延迟时间 称为截止传输延迟时间,记做tPLH。 定义与非门的传输延迟时间为tPLH 和tPHL 的算术平均值,记做tpd 。tpd 的典型值一般 为1020ns。 Digital Logic Circuit第5讲 门电路及 使用注意事项74LS00内含4个2输入与非门, 74LS20内含2个4输入与非门。Digital Logic Circuit第5讲 门电路及 使用注意事项A=0时,T2、T5截止,T3、T4导通,Y=1 。A=1时,T2、T5导通,T3、T4截止,Y=0 。TTL非门Digital Logic Circuit第5讲

6、门电路及 使用注意事项A、B中只要有一个为1,即高电平,如A1,则iB1就会经过T1集电结流入T2 基极,使T2、T5饱和导通,输出为低电平,即Y0。AB0时,iB1、iB1均分别流入T1、T1发射极,使T2、T2、T5均截止,T3 、T4导通,输出为高电平,即Y1。TTL或非门Digital Logic Circuit第5讲 门电路及 使用注意事项A和B都为高电平(T2导通)、或C和D都为高电平(T2导通)时,T5饱和导 通、T4截止,输出Y=0。A和B不全为高电平、并且C和D也不全为高电平(T2和T2同时截止)时,T5 截止、T4饱和导通,输出Y=1。TTL与或非门Digital Logi

7、c Circuit第5讲 门电路及 使用注意事项6. 集电极开路与非门(OC门)问题的提出:为解决一般TTL与非门不能线与而设计的。A、B不全为1时,uB1=1V,T2、T3截止,F=1。接入外接电阻R后:A、B全为1时,uB1=2.1V,T2、T3饱和导通,F=0。外接电阻R的取 值范围为:Digital Logic Circuit第5讲 门电路及 使用注意事项2)OC门驱动发光二极管3)OC门实现电平变换1)两个OC结构的与非门线与连接可实现与或非的逻辑功能。 Digital Logic Circuit第5讲 门电路及 使用注意事项7. 三态门(TS门)当EN为高电平时,二极管D截止,电路

8、工作在典型的与非门状态。 当EN为低电平时,一方面使T2、T5截止,同时通过二极管D将T3的基 极电位钳位在1V左右,从而又使T4截止。由于T4、T5同时截止,从输出 端看,F端对地和对电源均相当于开路,呈现高阻状态。高阻态又叫禁止 态或开路态。 EN端控制着电路的输出状态,因此将其称为控制端(或称为使能端) 。 结论:电路的输出有高阻态、高电平和低电平3种状态。Digital Logic Circuit第5讲 门电路及 使用注意事项TSL门的应用作多路开关 :E=0时,门G1 使能,G2禁止 ,Y=A;E=1时 ,门G2使能, G1禁止,Y=B 。信号双向传输 :E=0时信号向 右传送,B=

9、A; E=1时信号向左 传送,A=B 。构成数据总线:让各门的控 制端轮流处于低电平,即任何 时刻只让一个TSL门处于工作 状态,而其余TSL门均处于高 阻状态,这样总线就会轮流接 受各TSL门的输出。Digital Logic Circuit第5讲 门电路及 使用注意事项Digital Logic Circuit第5讲 门电路及 使用注意事项8.CMOS门电路(1)CMOS电路的工作速度比TTL电路的低。 (2)CMOS带负载的能力比TTL电路强。 (3)CMOS电路的电源电压允许范围较大,约在318V,抗干扰 能力比TTL电路强。 (4)CMOS电路的功耗比TTL电路小得多。门电路的功耗只

10、有几 个W,中规模集成电路的功耗也不会超过100W。 (5)CMOS集成电路的集成度比TTL电路高。 (6)CMOS电路适合于特殊环境下工作。 (7)CMOS电路容易受静电感应而击穿,在使用和存放时应注意 静电屏蔽,焊接时电烙铁应接地良好,尤其是CMOS电路多余不 用的输入端不能悬空,应根据需要接地或接高电平。 (8)输出范围大 VOH=VDD,VOL=0V(顶天立地)。CMOS数字电路的特点Digital Logic Circuit第5讲 门电路及 使用注意事项CMOS传输门设控制信号的高、低电平分别为VDD和0V,当C=0, =1时,T1 、T2均截止,输出与输入之间呈现高阻抗( 109)

11、,传输门截止 。当C=1, =0时,若0vIVDD-VGS(th)N,则T1导通;当|VGS(th)P|vIVDD时,T2导通。因此当vI 在0到VDD之间变化时,T1、T2总有一个导通,输出与输入之间呈现低阻抗(几百),传输门导 通。 Digital Logic Circuit第5讲 门电路及 使用注意事项传输门的一个重要的、独特的用途是用做作模拟开关,用来传输连 续变化的模拟信号。 9.门电路使用注意事项 TTL门电路使用注意事项 1)电源要求(1)电源电压范围为5V10%,有的要求5V5%。(2)电源入口处应接2050F的滤波电容以滤除纹波电压。(3)在芯片的电源引脚处接0.010.1F

12、的滤波电容过滤高频干扰。(4)逻辑电路和其他强电回路应分别接地。Digital Logic Circuit第5讲 门电路及 使用注意事项2)输入端的处理(1)输入端不能直接高于+5.5V和低于-0.5V的低内阻电源。(2)多余输入端一般不能悬空。3)TTL门电路的输出端不允许直接接+VCC。CMOS门电路使用注意事项 1)电源要求 (1)CMOS门电路工作电压范围较宽(+3+18V)一般取:VDD降低将使门电路的工作频率下降。 (2)接线时电源极性必须正确,不能接反。 Digital Logic Circuit第5讲 门电路及 使用注意事项2)输入端的处理(1)输入端不允许悬空,通常在输入端和

13、地之间接保护电阻,以防止拔 下电路板后造成输入端悬空。(2)输入高电平不能大于VDD + 0.5V;输入低电平不得小于VSS - 0.5V 。且输入端电流一般应限制在1mA以内。(3)CMOS电路对输入脉冲的上升沿和下降沿有要求,通常当VDD = 5V时 ,上升沿和下降沿应小于10S;VDD = 10V时,上升沿和下降沿应小于5S ;VDD = 15V时,上升沿和下降沿应小于1S。3)输出端的处理(1)CMOS门电路输出端不能线与。(2)总体上讲CMOS门电路的驱动能力要比TTL门电路小得多。但CMOS驱 动CMOS的能力却很强。4)防静电措施(1)不使用时,用导电材料屏蔽保存,或将全部引脚短路。(2)焊接时断开电烙铁电源。(3)开机时先加电源后加信号,关机时先断信号后断电源。(4)不得带电插拔芯片。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 中学教育 > 教学课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号