计算机组成原理复习题2

上传人:j****9 文档编号:47089461 上传时间:2018-06-29 格式:DOC 页数:25 大小:157.50KB
返回 下载 相关 举报
计算机组成原理复习题2_第1页
第1页 / 共25页
计算机组成原理复习题2_第2页
第2页 / 共25页
计算机组成原理复习题2_第3页
第3页 / 共25页
计算机组成原理复习题2_第4页
第4页 / 共25页
计算机组成原理复习题2_第5页
第5页 / 共25页
点击查看更多>>
资源描述

《计算机组成原理复习题2》由会员分享,可在线阅读,更多相关《计算机组成原理复习题2(25页珍藏版)》请在金锄头文库上搜索。

1、一、单项选择题一、单项选择题(本大题共本大题共 15 小题,每小题小题,每小题 1 分,共分,共 15 分分)在每小题列出的四个选项中只在每小题列出的四个选项中只 有一个选项是符合题目要求的,请将正确选项前的字母填在题后的括号内。有一个选项是符合题目要求的,请将正确选项前的字母填在题后的括号内。 1.若十进制数为 132.75,则相应的十六进制数为( )。 A.21.3 B.84.c C.24.6 D.84.6 2.若 x=1011,则x补=( )。 A.01011 B.1011 C.0101 D.10101 3.某机字长 8 位,含一位数符,采用原码表示,( )。 A.2-9 B.2-8 C

2、.1-2-7 D.2-7 4.设某浮点数共 12 位。其中阶码含 1 位阶符共 4 位,以 2 为底,初码表示;尾数含 1 位数 符共 8 位,补码表示,规格化。则该浮点数所能表示的最大正数是( )。 A.27 B.28 C.28-1 D.27-1 5.原码乘法是指( ) A.用原码表示乘数与被乘数,直接相乘 B.取操作数绝对值相乘,符号位单独处理 C.符号位连同绝对值一起相乘 D.取操作数绝对值相乘,乘积符号与乘数符号相同 6.一般来讲,直接映象常用在( ) A.小容量高速 Cache B.大容量高速 Cache C.小容量低速 Cache D.大容量低速 Cache 7.下列存储器中,(

3、)速度最快。 A.硬盘 B.光盘 C.磁带 D.半导体存储器 8.采用直接寻址方式,则操作数在( )中。 A.主存 B.寄存器 C.直接存取存储器 D.光盘 9.零地址指令的操作数一般隐含在( )中。 A.磁盘 B.磁带 C.寄存器 D.光盘 10.微程序存放在( ) A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中 11.在微程序控制方式中,机器指令和微指令的关系是( )。 A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段(或一个)微程序来解释执行 C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 12.异步传送方式常用于( )

4、中,作为主要控制方式。 A.微型机的 CPU 内部控制 B.硬连线控制器 C.微程序控制器 D.串行 I/O 总线 13.串行总线主要用于( )。 A.连接主机与外围设备 B.连接主存与 CPU C.连接运算器与控制器 D.连接 CPU 内部各部件 14.在常用磁盘中,( )。 A.外圈磁道容量大于内圈磁道容量 B.各道容量不等 C.各磁道容量相同 D.内圈磁道容量大于外圈磁道容量 15.在下列存储器中,( )可以作为主存储器。 A.半导体存储器 B.硬盘 C.光盘 D.磁带 二、改错题二、改错题(本大题共本大题共 5 小题,每小题小题,每小题 2 分,共分,共 10 分分)针对各小题的题意,

5、改正其结论中的针对各小题的题意,改正其结论中的 错误,或补充其不足。错误,或补充其不足。 1.在计算机中,各指令周期的时间长度是相同的。 2.CPU 只是计算机的控制器。 3.按时序控制方式分,总线可分为串行总线和并行总线。 4.显示适配器中的显示缓冲存储器用于存放显示器将要向 CPU 输入的信息。 5.对外设统一编址是指给每个外设设置一个地址码。 三、名词解释题三、名词解释题(本大题共本大题共 5 小题,每小题小题,每小题 2 分,共分,共 10 分分) 1.主机 2.基数 r3.控制存储器(CPU 内的) 4.主设备 5.I/O 接口 四、简答题四、简答题(本大题共本大题共 6 小小 题,

6、每小题题,每小题 5 分,共分,共 30 分分) 1.静态存储器(SRAM)依靠什么来存储信息?为什么称为“静态”存储器? 2.简述寄存器间接寻址方式的含义,说明其寻址过程。 3.微程序控制器怎么产生操作控制信号,这种控制器有何优缺点? 4.何谓串行传输,有何优缺点?适用什么场合? 5.何谓 DAM 方式?说明它的适用场合。 6.何谓多重中断?如何保证它的实现? 五、计算题五、计算题(本大题共本大题共 1 小题,小题,10 分分) 已知 x=0011,y=-0101,试用原码一位乘法求 xy=?请给出规范的运算步骤,求出乘积。六、设计题六、设计题(本大题共本大题共 2 小题,共小题,共 25

7、分分) 1.(10 分)以单总线的 CPU 数据通路结构为背景,拟出加法指令 ADD R3,R1,R2 的指令流程。 本指令功能是将 R1 和 R2 中的数相加,结果送入 R3。2.(15 分)用 2K4 位/片的 RAM 存储芯片构成一个 8KB 的存储器,地址总线为 A15(高位) A0(低位),数据总线 D7(高位)D0(低位),控制读写。请写出片选逻辑式,画出芯片级 逻辑图,注意各信号线。一、单项选择题一、单项选择题(每小题每小题 1 分,共分,共 15 分分) 1.B 2.A 3.D 4.D 5.B 6.B 7.D 8.A 9.C 10.C 11.B 12.D 13.A 14.C 1

8、5.A 二、改错题二、改错题(每小题每小题 2 分,共分,共 10 分分) 1.一般说,由于各指令功能的不同,它们的指令周期有长有短,不一定相同。 2.CPU 是由控制器和运算器组成的。 3.按时序控制方式分,总线可分成同步总线和异步总线。 4.显示缓冲存储器存放屏上待显示的信息(一帧字符的编码或一帧图像的像点代码)。 5.对外设统一编址是指将外设接口中的控制寄存器、数据寄存器和状态字寄存器等有关 的接口寄存器与主存联合在一起统一编排地址。 三、名词解释三、名词解释(每小题每小题 2 分,共分,共 10 分分) 1.逻辑上把 CPU 和主存合在一起称为主机。 2.进位计数制中各数位允许使用的数

9、码个数称为该进位计数制的基数。 3.CPU 内用于存放实现指令系统全部指令的微程序的只读存储器称为控制存储器。 4.申请并获得总线控制权,控制总线传送操作的设备称为主设备。 5.是指连接主机和外围设备的逻辑部件。 四、简答题四、简答题(每小题每小题 5 分,共分,共 30 分分) 1.静态存储器依靠双稳态电路的两个稳定状态来分别存储 0 和 1。 这类存储器在电源正常情况下,可以长期保存信息不变(除非重新写入),不需要动态 刷新,所以称为“静态”存储器。 2.含义:指令中给出寄存器号,操作数的地址在寄存器中。 寻址过程:从指令中取出寄存器号,找到对应的寄存器,以该寄存器内容作为地址访 问主存,

10、读出操作数。 3.操作控制信号的产生:事先把操作控制信号以代码形式构成微指令,然后存放到控制 存储器中,取出微指令时,其代码直接或译码产生操作控制信号。 优点:规整、易于修改和扩展 缺点:速度较慢 4.串行传输是指用一条线按位串行传送数据 优点:线路成本低 缺点:传送速度慢 适用场合:主机与低速外设间的传送 远距离通信总线的数据传送 系统之间的通信总线的数据传送 5.定义:由 DMA 控制器控制系统总线,直接依靠硬件实现主存与 I/O 设备之间的数据直传,传送期间不需要 CPU 程序干预。 适用场合:高速、批量数据的简单传送。 6.多重中断:CPU 在响应处理中断的过程中,允许响应处理更高级别

11、的中断请求,这种 方式称为多重中断。 实现方法:在中断服务程序的起始部分用一段程序来保存现场,送新屏蔽字以取屏蔽 同级别和低纸别的中断请求、然后开中断,这样 CPU 就可响应更高级别的中断请求,实现 多重中断。五、计算题五、计算题(10 分分) 初值:x 原=00011,|x|=0011 y 原=10101,|y|=0101 求符号:zf=xfyf=01=1 分步操作: 结果:z=xy=-1111 六、设计题六、设计题(共共 25 分分) 1.(10 分) PCMAR PC+1PC DBUSMDRIR R1Y R2+YZ ZR3 2.(15 分) 转贴于:自考_考试大2004 年:4.系统级的

12、总线是用来连接( )。A.CPU 内部的运算器和寄存器B.主机系统板上的所有部件C.主机系统板上的各个芯片D.系统中的各个功能模块或设备分析:按总线的连线类型不同,总线可分为: 芯片级总线(CPU 内部总线): 连接 CPU 内部运算器、控制器、寄存器等的数据通路。 扳级总线:连接主板中的 CPU 和 主存等部件,也称局部总线。 系统总线是用来连接系统内各大功能模块或设备。答案:D15.总线从设备是( )。A. 掌握总线控制权的设备B.申请作为从设备的设备C. 被主设备访问的设备D.总线裁决部件分析:主设备:获得总线控制权的设备。从设备:被主设备访问的设备。答案:C2005 年:12.波特率表

13、示传输线路上( )。A.信号的传输速率B.有效数据的传输速率C.校验信号的传输速率D.干扰信号的传输速率分析:波特率是码元传输速率,每秒通过信道传输的码元数。(传的是信号)。 比特率是信息位传输速率,每秒钟通过信道传输的有效信息量。(传的是信息)答案:A13.不同信号在同一条信号线上分时传输的方式称为( )。A.总线复用方式B.并串行传输方式C.并行传输方式D.串行传输方式分析:串行传输是指数据的传输在一条线路上按位进行。并行传输是每个数据位 都需要单独一条传输线,所有的数据位同时进行传输。不同信号在同一条信号线上分时传 输的方式称为总线复用方式。答案:A17.按照传输定时的方法划分,总线数据

14、通信方式可分为( )和 ( )两类。分析:按照传输定时的方法划分,总线数据通信方式可分为: 同步通信:所有 的设备都从一个公共的时钟信号中获得定时信息。 异步通信:使用一个在 CPU 和设备之 间的“握手”信号,去除了公共的时钟信号,从而使得操作变成异步的,有非互锁、半互 锁、全互锁三种方式。答案:同步通信 异步通信三、改错题:三、改错题:历年真题:(2002 年)3.按时序控制方式分,总线可分为串行总线和并行总线。分析:对总线的分类有不同的分类标准:按传送格式分为:串行总线、并行总线; 按时序控制方式分为:同步总线(含同步扩展总线)、异步总线;按功能分为:系统总线、 CPU 内部总线、各种局

15、部总线。答案:按时序控制方式分,总线可分成同步总线和异步总线。(2003 年)23.串行通信只能采用异步方式。分析:串行通信是指数据的传输是在一条传输线路上按位进行,它可以采用异步 方式,也可以采用同步方式。采用异步方式时,发送与接收设备之间采用“握手”信号来 进行同步,而采用同步方式时,发送与接收设备都从同一个公共的时钟信号中获得定时信 息。答案:串行通信可以采用异步方式,也可以采用同步方式。(2004 年)23.总线周期是指:任意总线设备为获取总线控制权而等待的时间与占用 总线的时间之和。分析:总线访问延迟:是主设备为获得总线控制权而等待的时间。总线周期:是 主设备占用总线的时间。答案:总线周期是指主设备占用总线的时间。四、

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 中学教育 > 初中教育

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号