《数字逻辑第7讲(编码器和译码器)》由会员分享，可在线阅读，更多相关《数字逻辑第7讲(编码器和译码器)（51页珍藏版）》请在金锄头文库上搜索。
1、College of computer science, SWPUComputer Science数字逻辑 Digital logic主 讲 颜俊华 第七讲 编码器和译码器数字逻辑 College of Computer Science, SWPU重 点 掌握编码器工作原理 掌握译码器工作原理 掌握用译码器实现逻辑函数数字逻辑 College of Computer Science, SWPU编码器(Encoder) 编码：是指用文字、符号和数码来表示某种信 息的过程。 在数字系统中，由于采用二进制运算处理数据 ，因此通常将信息编成若干位二进制代码。在 逻辑电路中，信号都是以高、低电平的形式给
2、 出。 编码器：实现编码的数字电路，把输入的每个 高低电平信号编成一组对应的二进制代码。数字逻辑 College of Computer Science, SWPU二进制编码器 二进制编码器：对二进制编码的组合电路。假设某编码器有n个输入端,I0, I1 ,In-1 ,有m 个输出端Y0，Y1 ，Ym-1 。为了不使输出发生混 乱而产生错误，普通编码器规定，在任何给定 的时刻，n个输入端中只能有一个有效，其余n- 1个都不能出现。同时也可以知道，输入端的个 数与输出端的个数有以下关系： 数字逻辑 College of Computer Science, SWPU二进制编码器 编码器的输出代码可
3、以是原码形式也可以是反 码形式。 与十进制数数值对应的二进制码为原码。 把原码各位取反得到的码为反码。数字逻辑 College of Computer Science, SWPU二进制编码器 例：设计一个输入为8个高电平有效信号 ，输出为原码输出的3位二进制编码器。 组合逻辑电路设计步骤？数字逻辑 College of Computer Science, SWPU二进制编码器 真值表I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y03位二进制编码器的真值表1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1
4、0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1二进制 编码器Y0Y1Y2I0 I1I72n个输入n 个 输 出数字逻辑 College of Computer Science, SWPU二进制编码器 逻辑表达式Y Y1 1、Y Y0 0略略数字逻辑 College of Computer Science, SWPU二进制编码器 化简利用利用约束项约束项来化简来化简数字逻辑 College of Computer Scie
5、nce, SWPU二进制编码器 逻辑表达式数字逻辑 College of Computer Science, SWPU二进制编码器 逻辑电路图（注意：与I0无关） 8 8线线-3-3线编码器线编码器 数字逻辑 College of Computer Science, SWPU二进制编码器思考：如果用与非门实现的话，Y2、Y1、Y0的 表达式该如何变？ 数字逻辑 College of Computer Science, SWPU二进制优先编码器 二进制编码器：要求任何时刻只能有一个有效 输入。 如果某时刻同时出现多个有效输入该如何处理 ？ 设定优先级（priority）即采用优先编码器。 不是对
6、所有有效输入信号进行编码，而是根据 设计时规定好的信号优先编码顺序，选择其中 相对优先级最高的输入信号进行编码。数字逻辑 College of Computer Science, SWPU二进制优先编码器 例：设计一个8线-3线优先编码器，在输入的8 个信号I0I7中，I7的优先级最高，I6次之，依 此类推，I0最低。数字逻辑 College of Computer Science, SWPU二进制优先编码器 真值表数字逻辑 College of Computer Science, SWPU二进制优先编码器 逻辑表达式数字逻辑 College of Computer Science, SWPU
7、二进制优先编码器 逻辑图 8 线 - 3 线 优 先 编 码 器数字逻辑 College of Computer Science, SWPU二进制优先编码器思考：如果将输入和输出改为以低电平为有效信号 ，那么逻辑表达式是怎么样的呢？逻辑图呢？数字逻辑 College of Computer Science, SWPU中规模集成优先编码器输入输 出使能输出，用于级联EO选通输出GS使能输入EIEI_L有效有输入请求GS_L有效EI_L有效没有输入请求EO_L有效数字逻辑 College of Computer Science, SWPU等效门符号（摩根定理）反相器缓冲器数字逻辑 College
8、of Computer Science, SWPUA2 A1 A0GS EOEII7I0A2 A1 A0GS EOEII7I0Q15_LQ8_LQ7_LQ0_LY0Y1Y2Y3GS2个74x148级联为164优先编码器数字逻辑 College of Computer Science, SWPU输入：由864，需8片74x148每片优先级不同（怎样实现？）保证高位无输入时，次高位才工作 高位芯片的EO端接次高位芯片的EI端用8-3优先编码器74x148级联为64-6优先编码器A2 A1 A0GS EOEII7I0片间优先级的编码 利用第9片74x148 每片的GS端接到第9片的输入端 第9片的输
9、出作为高3位（RA5RA3）片内优先级片间优先级 输出：6位低3位高3位8片输出A2A0通过或门作为最终输出的低3位RA2RA0数字逻辑 College of Computer Science, SWPU分析判定优先级电路：（利用74x148 ） 8个_电平有效输入I0_LI7_L，_的优先级最高 地址输出A2A0，_电平有效 若输出AVALID高电平有效，则表示_A2 A1 A0GS EOEI74x148I7I0I0_LI7_LA2 A1 A0AVALID低I0_L至少有一个输入有效高数字逻辑 College of Computer Science, SWPU设计判定优先级电路：（利用74x
10、148 ） 8个输入I0I7高电平有效，I7优先级最高 地址输出A2A0，高电平有效 如果没有输入有效，为111且输出IDLE有效I7I0A2A1A0IDLEA2 A1 A0GS EOEII7I074x148数字逻辑 College of Computer Science, SWPU二-十进制优先编码器 二-十进制优先编码器：BCD码编码器uu真值表：教材真值表：教材P112 P112 表表3-93-9 uu逻辑图：教材逻辑图：教材P112 P112 图图3-12 3-12 数字逻辑 College of Computer Science, SWPU译码器（Decoder） 译码：把代码状态的特定含义翻译过来的过程 为译码。 译码器：实现译码操作的逻辑电路。就是把一 种代码转换为另一种代码的电路。 一般说来，输出编码比输入编码位数多。数字逻辑 College of Computer Science, SWPU一种最常用的情况使能输入编码输出编码映射译码器（decoder）编码器（encoder）n位二进制码2n中取1码使能输入编码输出编码映射2n中取1码n位二进制码数字逻辑
