数字信号合成技术论文

《数字信号合成技术论文》由会员分享，可在线阅读，更多相关《数字信号合成技术论文（4页珍藏版）》请在金锄头文库上搜索。

1、 数字信号合成技术科技论文数字信号合成技术科技论文经过了对数字信号合成技术的学习，我认识到频率合成技术对电子领域的重要性。在 很大程度上，一个电子系统性能的好坏，信号源性能的好坏是第一个重要的因素。所以我 通过查阅，先总结下频率合成技术：历史、现状及发展。频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着通信 、数字电 视、卫星定位、航空航天、雷达和电子对抗等技术的发展，对频率合成器提出了越 来越高 的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生 同样高稳定度和精确度的大量离散频率的技术。频率合成理论自 20 世纪 30 年代提出以来， 已取得了迅速

2、的发展，逐渐形成了目前的 4 种技术：直接频率合成技术、锁相频率合成技 术、直接数字式频率合成技术和混合式频率合成技术。 1 直接模拟式频率合成器直接模拟式频率合成器直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理 简单，易于实现。直接模拟式频率合成器是由一个高稳定、高纯度的晶体参考频率 源，通 过倍频器、分频器、混频器，对频率进行加、减、乘、除运算，得到各种所需频率。 直接 合成法的优点是频率转换时间短，并能产生任意小的频率增量。但用这种方法合成的频率 范围将受到限制。更重要的是，直接模拟式频率合成器不能实现单片集成，而且输出端的 谐波、噪声及寄生频率难以抑制。因此

3、，直接模拟式频率合成器已逐渐被锁相式频率合成 器 、直接数字式频率合成器取代。 2 锁相式频率合成技术锁相式频率合成技术 锁相式频率合成器是采用锁相环(PLL)进行频率合成的一种频率合成器。它是目前频率 合成器的主流，可分为整数频率合成器和分数频率合成器。在压控振 荡器与鉴相器之间的 锁相环反馈回路上增加整数分频器，就形成了一个整数频率合成器。通过改变分频系数 N，压控振荡器就可以产生不同频率的输出信号，其频率 是参考信号频率的 整数倍，因 此称为整数频率合成器。输出信号之间的最小频率间隔等于参考信号的频率，而这一点也 正是整数频率合成器的局限所在。 锁相环数字频率合成器四大部件之一是程序分频

4、器。常用的程序分频器实际上是由一 些 可编程的十进制计数器级联而成。例如，十读出法程序分频器，九读出法程序分频器等。 它们的共同特点是：在计数器分频以前，必须借助指令将分频器系数以二进制补数的形式 进行预置，而且预置过程必须在下一个分频循环开始之前，程序分频器输入一个时钟间隔 内完成。如果预置过程没有在一个时钟间隔内完成 ，将导致分频值 的错乱。由于这种原 因，传统的程序分频器最高工作频率受到很大的限制，致使很长一段时间程序 分频器的输 入频率限制在 25MHz 以下。到了上世纪七十年代后期，发明了 swallow up pulse technique 后，才使程序分频器的工作频率出现重大突破

5、。 在 VCO 的输出端和鉴相器的输入端之间的反馈回路中加入了一个N 的可变分频器。 高稳定度的参考振荡器信号 fR 经 R 次分频后，得到频率为 fr 的参考脉冲信号。同时，压 控振荡器的输出经 N 次分频后，得到频率为 fV 的脉冲信号，两个脉冲信号在鉴频鉴相器 进行频率或相位比较。当环路处于锁定状态时，输出信号频率。只要改变分频比 N，即可 实现输出不同频率的 fo，从而实现由 fr 合成 fo 的目的。其输出频率点间隔 ffr。由于单环 PLL 频率合成器难于同时满足合成器在频带宽度、频率分辨率和频率转换时 间等多方面的性能要求，因此，现代通信与电子设备中采用多环 PLL 频率合成器、

6、吞除脉 冲式锁相 环频率合成器或锁相环分数频率合成器。在多环频率合成器中，使用多个锁相环路。如在三环锁相频率合成器中，高位环提供频率间隔较大的较高频率输出，低位环提供频率间隔较小的较低频率输出，加法环将前两 部分加起来，从而获得既有较高的工作频率，频率分辨率也很高，又能快速转换频率的合 成信号输出。在实际应用中，特别是在超高频工作情况下，为获得较大范围的频率选择(较多的频率 数)和较小的步进频率，多采用吞除脉冲式锁相环频率合成器。其实现方法为，在 M 分频 器与压控振荡器之间插入高速双模前置分频器(P 与(P1)和吞除脉冲计数器 A，最终 得到总频计数分频比。3 直接数字频率合成技术直接数字频

7、率合成技术直接数字频率合成(DDS)技术是 20 世纪 80 年代末，随着数字集成电路和微电子 技术 的发展出现的一种新的数字频率合成技术，它从相位量化的概念出发进行频率合成。DD S 技术与传统的频率合成技术相比，具有频率分辨率高、相位噪声小、稳定度高、易于调整 及控制灵活等优点。电路由相位累加器(PA)、正弦查询表(LUT)、DA 转换器(DAC)和低通滤波器(LP F) 等部分组成。DDS 的工作原理实质上是以数控的方式产生频率、相位可控制的正弦波。相 位累加器由 N 位全加器和 N 位累加寄存器级联而成，对代表频率的二进制码 进行累加运 算。幅度相位转换电路实质上是一个波形寄存器，以供

8、查表使用，读出的数据 送入 DA 转换器和低通滤波器。工作过程为：每来一个时钟脉冲 fclk，N 位加法器将频率控制 数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端， 以使加法器在下一时钟的作用下继续与频率控制数据相加；另一方面输出 M 位作为取样地 址值送入幅度相位转换电路，幅度相位转换电路根据这个地址输出相应的波形数据。 最后经 DA 转换器和低通滤波器将波形数据转换成所需要的模拟波形。相位累加器在基 准时钟的作用下，进行线性相位累加，当相位累加器加满时就会产生一次溢出，这样就完 成了一个周期，该周期就是 DDS 信号的频率周期。尽管 DDS 技术有很多优点，

9、但它也并不十分完美。其主要不足是合成信号的频 率较 低、频谱不纯。 4 混合式频率合成技术混合式频率合成技术PLL 技术具有高频率、宽带、频谱质量好等优点，但其频率转换速度低。DDS 技术则 具有高速频率转换能力、高度的频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度 也不如 PLL。混合式频率合成技术利用这两种技术各自的优点，将两者结合起来，其基本 思想是利用 DDS 的高分辨率来解决 PLL 中频率分辨率和频率转换时间的矛盾。通常有 DDS 激励 PLL 和 DDS 附加 PLL 两种基本方案。在 DDS 激励 PLL 方案中，使 DDS 在某个频率附近产生精细的频率步进，并且 DDS

10、的输出作为 PL L 的标准输入信号，同时将 PLL 设计成倍频环，将 DDS 产生的信号倍频到 所需的频率范围内。 该方案通过采用高的鉴相频率(DDS 的输出频率)来提高 PLL 的转换 速度，并利用 DDS 的高分辨 率来保证小频率间隔。DDS 附加 PLL 方案是在环路中插入混频器，使 DDS 和 PLL 的输出相加，其输出频率 为：foNfrfDDS。为了使 PLL 具有很小的频率转换时间，PLL 可采用高鉴相频率 fr， 而 DDS 小的频率间隔则可保证输出频率 fo 的精细变化。fo 的上限频率取决于 Nfr，频率 分辨率取决于 DDS。 5 频率合成技术的新进展频率合成技术的新进

11、展 1）频率合成器芯片早期的频率合成器主要由分立元器件来实现。80 年代以来，微电子技术和计算机技术 的飞速发展，使得频率合成器趋于全集成化，所有电路都集成在一块芯片上。频率合成器 的发展趋势是频率更高、系统功能更强、制作工艺更先进、集成度更高、成本更低、系列品 种更加完善。双环或多环锁相式频率合成器、DDS 与锁相式混合的频率合成器已经实 现单片集成。频率合成器已经与通信系统收发信机的射频电路集成在一起，形成了集接收 机、发射机、频率合成器于一体的 SOC 芯片。生产频率合成器芯片的厂商主要有美国的 AD 公司、国家半导体公司、Motorola 公司、 Qualco mm 公司；日本的富士通

12、公司和荷兰的 Philips 公司。 2）频率合成器的 EDA 实现在有些场合，专用 DDS 芯片在控制方式、转化速度等方面往往与系统的要求差 距很 大，这时可用 EDA(电子设计自动化)技术按照自己的需要来设计基于 DDS 的 ASIC。用 EDA 技术来实现的过程是：首先按照“自顶向下”的设计思想，用 VHDL(硬件描述语言) 或图形输 入等方法来编辑 DDS 的功能电路，然后经过功能仿真、编译、后仿真、编程验 证等步骤，最后将后仿真正确的文件经编程电缆下载到 FPGA 中，该 FPGA 即为所定制的 ASIC。 3）直接数字频率合成的 DSP 实现。DDS 的 DSP 实现方法基于在单位

13、圆上有 2 个极点(ej)的数字谐振器，这种 IIR 滤 波器的脉冲响应 h(n)sinn(n)，是幅度为 1 的等幅正弦波，对应的 Z 变换为 H(z) sinz1(12 cosz1z2)，差分方程为：h(n)c0(n1)c 1h(n1) h(n2)，其中 c0sin，c12cos。输出频率 fo 与极点位置关系为 2foTs(Ts 为采样周期)，故 fo 与滤波器系数的关 系为 c0sin2foTs，c12cos2foTs。若把 fo 写成 fo(mn)fs 的形式(其中 m、n 为整 数)，则有 c0sin(2m/n)，c12cos(2m/n)。这样通过改变 m、n 值就可以合成不同的

14、频率。可以用 DSP 芯片来实现基于这种算法的 DDS。用这种方法可以产生比采用正弦查表 法 更多的频率，更关键的是在特定频率时的谐波失真很小。而以 DSP 芯片为核心的硬件 设计，又使其具有设计简单、小型、可靠等优点。 在系统分析了频率合成技术的发展史以及大致的技术发展方向后，我通过参阅一些论 文以及老师介绍的参考书，总结了下直接数字频率合成与传统频率合成技术的比较。在这 个过程中，加深了我对 DDS 的理解，虽然我借鉴了很多资料，但是我的收获也是很大的， 在以后的学习以及设计过程中，如果我遇到了相关的问题，也有了大致的解决问题的思路 与方法的选择。 在频率合成（FS）技术发展的历史中，直接

15、模拟合成技术是早期使用的一种较为广泛 的技术。直接模拟合成利用倍频（乘法） 、分频（除法） 、混频（加减法）和滤波技术，从 一个或多个高稳定度和精确度的参考频率源产生所需的频率。该方法的优点是频率转换时 间短（小于 100ns） ，载频相位噪声好等。但缺点是实现设备体积大、功耗大且易产生过多 的杂散分量，频谱纯度不高，合成的正弦波的幅度、相位等参数难以控制。因此，直接模 拟合成已逐渐不再使用。 目前使用最为广泛的频率合成技术就是锁相环（PLL）合成技术。该技术利用锁相环 完成对参考频率源的加、减、乘、除运算，从而得到预期的频率。锁相技术具有良好的窄 带跟踪特性，可以根据需要选择频率信号。相对于

16、直接模拟频率合成而言，锁相环具有频 谱纯度高，能有效抑制杂散分量且结构简单、易于集成等特点。但是，锁相环存在高分辨 率和快速转换速度之间的矛盾，故而一般用于大步进频率合成技术中。 相对于以上两种传统的合成技术而言，直接数字频率（DDS）由于采用了数字处理技 术，因而能够避免许多传统技术的不足。相对于直接模拟合成和锁相环而言，直接数字频 率（DDS）主要就有以下特点： 1，有较高的输出分辨率： 当参考时钟频率和相位累加器的位宽满足一定的要求时，输出分辨率可以非常小。当频率控制字位 48bit 时，输出分辨率可以达到 1uHz。而传统的 频率合成技术通常只能够达到 1KHz。 2，频率转换时间小： 直接数字频率合成是一个开环系统，无任何反馈环节，故 DDS 的频率转换时间主要是 DDS 的数字处理延时，通常仅为 ns 量级。而一个模拟锁相环的频 率转换时间则主要是它的反馈环处理时间和压控振荡器的响应时间，通常大于 2030