.可编程接口芯片及应用

《.可编程接口芯片及应用》由会员分享，可在线阅读，更多相关《.可编程接口芯片及应用（54页珍藏版）》请在金锄头文库上搜索。

1、 微机与外设交换信息, 都必须通过接口电路来实 现。随着大规模集成电路技术的发展，现已生产了各 种各样通用的可编程接口芯片，不同系列的微处理器 都有其标准化、系列化的接口芯片可供选用。因此， 学会典型通用接口芯片的工作原理和使用方法，是掌 握微机接口技术的重要基础。本章主要介绍Intel系列的8253-5、8259A等几种 典型通用的接口芯片第7章 可编程接口芯片及应用7.1 接口的分类及功能一、 接口的分类按接口的功能可分为通用接口和专用接口两类。通用 接口适用于大部分外设，如行式打印机、电传打字机和键 盘等都可经通用接口与CPU相连。通用接口又可分为并行接 口和串行接口。并行接口是按字节传

2、送的；串行接口和CPU 之间按并行传送，而和外设之间是按串行传送的。专用接 口仅适用于某台外设或某种微处理器，用于增强CPU的功能 。此外，在微机控制系统中专为某个被控制的对象而设 计的接口，也是专用接口。二、接口的功能接口的功能很丰富，视具体的接口芯片而定，其主要 的功能有：(一)缓冲锁存数据通常CPU与外设工作速度不可能完全匹配,在数据传送 过程中难免有等待的时候。为此，需要把传输数据暂存在 接口的缓冲寄存器或锁存器中，以便缓冲或等待；而且， 要为CPU提供有关外设的状态信息，如外设“准备好”、 “忙”，或缓冲器“满”、“空”等。 (二) 地址译码在微机系统中，每个外设都被赋予一个相应的地

3、址编 码，外设接口电路能进行地址译码，以选择设备。(三) 传送命令外设与CPU之间有一些联络信号,如外设的中断请求， CPU的响应回答等信号都需要接口来传送。 (四) 码制转换在一些通信设备中，其信号是以串行方式传输的，而 计算机的代码是以并行方式输入输出的，这就需要进行并 行码与串行码的互相转换；在转换中，根据通信规程还要 加进一些同步信号等，这些工作也是接口电路要完成的任 务之一。 (五) 电平转换一般CPU输入输出的信号都是TTL电平，而外设的信号 就不一定是TTL电平。为此，在外设与CPU连接时，要进行 电平转换，使CPU与外设的电压(或电流)相匹配。7.2 可编程计数器/定时器825

4、3-5 8253-5是可编程计数器/定时器。 一、 8253-5的引脚与功能结构8253-5是一种24脚封装的双列直插式芯片。8253-引脚的定义如下:D0D7: 数据线。A0、A1: 地址线，用于选择3个计数器中的一个及选择控制字寄存器。RD: 读控制信号，低电平有效。WR： 写控制信号，低电平有效。CS： 片选端，低电平有效。CLK02： 计数器0#、1#、2#的时钟输入端。GATE02: 计数器0 #、1 #、2 #的门控制脉冲输入端,由外部设备送入门控脉冲。OUT02： 计数器0 #、1 #、2 #的输出端，由它接至外部设备以控制其启停。8253-5的功能体现在两个方面,即计数与定时。

5、两者 的工作原理在实质上是一样的，都是利用计数器作减1计 数，减至0发信号；两者的差别只是用途不同。二、8253-5的内部结构和寻址方式(一) 内部结构8253-5的内部结构有3个独立结构完全相同的16位计 数器和1个8位控制字寄存器。在每个计数器内部,又可分 为计数初值寄存器CR、计数执行部件CE和输出锁存器OL 3个部件，它们都是16位寄存器，也可以作8位寄存器来用 。在计数器工作时,通过程序给初值寄存器CR送入初始值 ，该值再送入执行部件CE作减1计数；而输出锁存器OL则 用来锁存CE的内容，该内容可以由CPU进行读出操作。(二) 寻址方式8253-5内部有3个计数器和1个控制字寄存器,

6、可通过 地址线A0、A1，读写控制线RD、WR与选片CS进行寻址,并 实现相应的操作三、8253-5的6种工作方式及时序关系8253-5的方式控制字格式如图7.4所示，各计数器有6 种可供选择的工作方式，以完成定时、计数或脉冲发生器 等多种功能。(一) 方式 计数结束产生中断 8253-5在方式0工作时，有以下特点：(1) 当写入控制字后，OUT端输出低电平作为起始电平，计 数初值装入计数器后,输出仍保持低电平。若GATE端的门 控信号为高电平，当CLK端每来一个计数脉冲，计数器就 作减1计数，当计数值减为0时，OUT端输出变为高电平， 若要使用中断，则可以用此电平变化向CPU发中断请求。(2

7、) GATE为计数控制门。方式0的计数过程可由门控信号GATE控制暂停 ，即当GATE=1时，允许计数；GATE=0时，停止计 数。GATE信号的变化并不影响输出OUT端的状态。(3) 计数过程中可重新装入计数初值。如果在计数过程中，重新写入某一计数初值， 则在写完新的计数值后，计数器将从该值重新开 始作减1计数。(二)方式1 可编程单稳触发器(1)写入控制字后，OUT端输出高电平作为起始电平。当计数 初值送到计数器后，若无GATE的上升沿，不管此时GATE输 入的触发电平是高电平还是低电平,都不开始减1计数，必 须等到GATE端输入正跳变触发脉冲时,计数过程才会开始。(2)工作时,由GATE

8、输入触发脉冲的上升沿使OUT变为低电平， 每来一个计数脉冲，计数器作减1计数，当计数值减为0时, OUT再变为高电平。OUT端输出的单稳负脉冲的宽度为计数 器的初值乘以CLK端输入脉冲周期。(3)如果在计数器未减到0时,门控端GATE又来一触发脉冲,则 由下一个时钟脉冲开始,计数器将从初始值重新作减1计数. 当减至0时，输出端又变为高电平。这样,使输出脉冲宽度 延长。(三)方式2 分频器（又叫分频脉冲产生器）此方式是n分频计数器,n是写入计数器的初值。写入 控制字后，OUT端输出高电平作为起始电平。当计数初值 写入计数器后，从下一个时钟脉冲起，计数器开始作减1 计数。当减到1时，OUT端输出将

9、变为低电平。当计数端 CLK输入n个计数脉冲后,在输出端OUT输出一个n分频脉冲, 其正脉冲宽度为（n-1）个输入脉冲时钟周期,而负脉冲宽 度只是一个输入脉冲时钟周期。GATE用来控制计数,GATE=1,允许计数；GATE=0，停止 计数。因此，可以用GATE来使计数器同步。要注意的是， 在方式2下，不但高电平的门控信号有效，上升跳变的门 控信号也是有效的。(四)方式3 方波频率发生器此方式类似于方式2，但输出为方波或者为对称的 矩形波。当写入控制字后,OUT端输出低电平作为起始 电平，装入计数值n后，OUT端输出变为高电平。如果 当前GATE为高电平，则立即开始作减1计数。当计数值 n为偶数

10、时，每当计数值减到n/2时，则OUT端由高电平 变为低电平，并一直保持计数到0，故输出的n分频波 为方波;当n为奇数时，输出分频波高电平宽度为 (n+1)/2计数脉冲周期，低电平宽度为(n-1)/2计数脉 冲周期。(五)方式4 软件触发选通脉冲按方式4工作时，写入控制字后，输出OUT变为高电平 。当由软件触发写入初始值后，计数器作减1计数，当计 数器减到0时,在OUT端输出一个宽度等于一个计数脉冲周 期的负脉冲。若GATE=1,允许计数;GATE=0，停止计数。(六)方式5 硬件触发选通脉冲此方式类似于方式4，所不同的是GATE端输入信号的 作用不同。按方式5工作时，由GATE输入触发脉冲，从

11、其 上升沿开始，计数器作减1计数，计数结束时，在OUT端输 出一个宽度等于一个计数脉冲周期的负脉冲。在此方式中 ，计数器可重新触发。在任何时刻，当GATE触发脉冲上升 沿到来时，将把计数初值重新送入计数器，然后开始计数 过程。中断控制器是专门用来处理中断的控制芯片。它 的功能是在有多个中断源的系统中,协助CPU实现对外 部中断请求的管理，对它们进行优先权排队后选中当 前优先权最高的中断请求向CPU发出中断请求信号；并 且，当CPU响应中断请求进入中断服务子程序之后，如 果有某个新的外部中断请求的优先权高于当前正在处 理的最低优先权时, 中断控制器还能让此中断通过而 到达CPU的可屏蔽中断请求信

12、号INTR端,从而实现中断 嵌套。8259A就是一个可编程的输入端中断控制器， 其功能很强，也很灵活，但使用时比较复杂。Intel 8259A芯片有以下工作特点：7.3 可编程中断控制器8259AIntel 8259A芯片有以下工作特点： （1）单片8259A能管理8级中断。若采用级联工作方式，可用9片8259A构成64级主从式中断系统。 （2）8259A可以通过编程工作于多种不同的方式，从而能方便地满足多种类型微机中断系统的需要。 （3）8259A采用NMOS工艺制造，只需要一组5V电源。一、8259A的引脚与功能结构 一 8259A的引脚与功能结构 芯片片脚定义如下： D0D7：8根双向数

13、据线。在小系统中,它们直接和CPU的数 据总线相连；在大系统中，它们一般通过总线驱动器间接 与CPU相连。 WR ：写控制信号，低电平有效。它用来通知8259A准备从数 据线上接收数据，这些数据实际上就是CPU发往8259A的命 令字。 RD ：读控制信号,低电平有效。它用来通知8259A将其内部 某个寄存器的内容读到CPU的数据总线上。 CS ：片选信号端，低电平有效。它通过地址译码逻辑电路 与地址总线相连，用于选通8259A。A0：地址线。它用来指出当前8259A的两个端口中被访问的 是奇地址（较高8位地址）还是偶地址（较低8位地址）。 在8088中，由CPU的A0接入8259的A0端；而

14、在8086中，则 由CPU的A1接入8259的A 0端。这样连接是为了能同时满足 在8位或16位两种系统中，都能使所有的数据传输利用16 位总线的低8位。IR0IR7：8级中断请求输入端。它用于接收来自I/O设备的 外部中断请求。在主从级联方式的复杂系统中，主片的 IR0IR7端分别与各从片的INT端相连，用来接收来自从 片的中断请求。INT：中断请求信号（输出）。它连至CPU的INTR端，用来向 发中断请求信号。 INTA ：中断应答线(输入)。它连至CPU的INTA端，用于接收 来自CPU的中断应答信号。当接收CPU的应答信号后， 8259A就把中断向量类型号送到数据总线。并且，CPU将在

15、 中断应答信号的第2个INTA负脉冲结束时，读取数据总线 上的中断类型号。SP/EN ：此引脚是一个双功能的双向信号线，分别表示两种 工种方式。当8259A片采用缓冲方式时，则SP/EN端作为输出信号 线EN；当8259A片采用主从工作方式（即非缓冲方式）时, 则SP/EN端作为输入信号线SP。在缓冲工作方式中，当EN 有效时，作为输出信号允许数据总线缓冲器选通，使数据 由8259A通过缓冲器读出至CPU。当EN无效时，表示CPU将 使数据写入8259A。在主从工作方式中，作为输入信号，由该输入引 脚的电平来区分“主”或“从”8259A，若输入高电平,即 SP=1，则本片为“主”8259A,若

16、输入低电平,即SP=0,则 为”从”8259A。CAS0CAS2：3根级联控制信号。系统中最多可以把8级中 断请求扩展为64级主从式中断请求，对于“主”8259A,CAS0CAS2为输出信号，对于“从”8259A，CAS0CAS2 为输入信号。在主从级联方式系统中，将根据“主” 8259A的这3根引线上的信号编码来具体指明是哪一个 8259A“从”片。二、8259A内部结构框图和中断工作过程8259A的8个功能部件组成一个有机的整体，共同协 调处理它的整个中断工作过程，其中断过程执行步骤如下 ：(1) 当外部中断源使8259A的一条或几条中断请求线(IR0IR7)变成高电平时，则先使IRR的相应位置“1”。 (2) 系统是否允许某个已锁定在IRR中的中断请求进入ISR寄 存器的对应位,可用IMR对IRR设置屏蔽或不屏蔽来控制.如果已有几个未屏蔽的中断请求锁定在ISR的对应位,还需要通过优先级判别器即进行裁决，才能把当前未屏蔽的最高优先级的中断请求从