《任意进制计数器的设计》由会员分享，可在线阅读，更多相关《任意进制计数器的设计（30页珍藏版）》请在金锄头文库上搜索。
1、4.5.5 用中规模集成计数器构成任意进制计数器用中规模集成计数器构成任意进制计数器采用SSI触发器和逻辑门来设计计数器目前已少采用。市场上有大量的、各种类型的MSI计数器产品，应该优先考虑选用MSI计数器产品，以减少电路的体积、降低功耗和成本、提高计数器电路工作的可靠性。利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法、复位法、和置数法。使能端计数脉冲异步清零端预置数据输入端数据输出端进位输出同步加载端(预置数据)74LS161T P CPDRD0 D1 D2 D3Q0 Q1 Q2 Q3 LDC计数保持保持输出输入0000000011111111174161功能表? ? ?LDL
2、DD0 D1 D2 D3P TCPD DR RQ0 Q1 Q2 Q3D0 D1 D2 D3D0 D1 D2 D32. 功能表2. 功能表异步清零同步加载74163同步性能特点:性能特点:可以直接清零（不需CP脉冲配合）又称“强迫置0”。数据可以并行预置，但需CP上升沿配合。可进行二进制同步计数。具有进位输出信号，可以串接计数使用。内部采用JK触发器单元计数。进位输出的逻辑表达式：C = Q3 Q2 Q1 Q0 当第15个CP到来时，Q3 Q2 Q1 Q0 =1111，产生进位输出，此时，C = 1。当第16个CP到来时，内部4个触发器均翻转为0，计数器又从1开始计数。二进制计数例用一片74LS
3、161实现十六进制计数器，其输入端应如何接？1 ? ? ? ?111174LS161T P CPDRD0 D1 D2 D3Q0 Q1 Q2 Q3 LDC?反馈预置数法反馈预置数法是用译码电路（门电路）检测计数器的状态，当计数器到达被检测的状态时，译码电路输出低电平(或高电平)，把译码电路的输出反馈到MSI计数器的是用译码电路（门电路）检测计数器的状态，当计数器到达被检测的状态时，译码电路输出低电平(或高电平)，把译码电路的输出反馈到MSI计数器的预置数端预置数端，使预置数端出现有效电平。，使预置数端出现有效电平。?利用预置数端的异步/同步预置功能，将数据输入端所加的预置数装入计数器，从而实现预
4、定模数的计数。反馈利用预置数端的异步/同步预置功能，将数据输入端所加的预置数装入计数器，从而实现预定模数的计数。反馈预置数法预置数法?试用74161采用预置数端复位法构成十二进制计数器。试用74161采用预置数端复位法构成十二进制计数器。?解：对于十二进制计数器，当输入十二个计数脉冲后，解：对于十二进制计数器，当输入十二个计数脉冲后，Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000，使计数器回到全0状态。而对于四位二进制加法计数器，输入11个计数脉冲后，=0000，使计数器回到全0状态。而对于四位二进制加法计数器，输入11个计数脉冲后，Q Q3 3Q Q2 2Q Q1 1Q Q0 0
5、=1011，所以要用74161构成十二进制计数器，当计到=1011，所以要用74161构成十二进制计数器，当计到Q Q3 3Q Q2 2Q Q1 1Q Q0 0=1011，应使计数器=1011，应使计数器Q Q3 3Q Q2 2Q Q1 1Q Q0 0=0000。=0000。用预置数端复位法用预置数端复位法001000010011011101000101101110101001100000000110十二进制计数器状态转换图十二进制计数器状态转换图?预置端送预置端送0。计数器计数到。计数器计数到Q3Q2Q1Q0=1011时，应具备送数条件即，令，当计数器计到时，应具备送数条件即，令，当计数器计
6、到Q3Q2Q1Q0=1011时，时， =0。第十二个计数脉冲到达时，将。第十二个计数脉冲到达时，将D3D2D1D0=0000置入计数器，从而使计数器复位。置入计数器，从而使计数器复位。DL0013=QQQLD0=DL预置端送预置端送0013QQQLD=预置端送预置端送0Q3 Q2 Q1 Q0 =1011Q3 Q2 Q1 Q0 =0000013QQQLD=?试用试用74161采用置数法构成十二进制计数器。采用置数法构成十二进制计数器。?解：解：置最小数置最小数：74161的计数长度为十六。十二进制计数器的计数长度等于十二。预置数应是的计数长度为十六。十二进制计数器的计数长度等于十二。预置数应是(
7、16-12)=4，即，即D3 D2 D1 D0 =0100。即计数器计到最大数。即计数器计到最大数1111之后，应使计数器处于预置数工作状态。之后，应使计数器处于预置数工作状态。采用预置数端置任意数采用预置数端置任意数置最小数置最小数0=DLQ3 Q2 Q1 Q0 =1111QCC =1Q3 Q2 Q1 Q0 =0100001000010011011101000101101110101001100000000110十二进制计数器状态转换图（置最大数法）十二进制计数器状态转换图（置最大数法）1100110111101111置最大数置最大数0123QQQQLD=?置最大数须跳过置最大数须跳过111
8、0、1101、1100、 1011四个状态，因此令四个状态，因此令Q3 Q2 Q1 Q0 =1010Q3 Q2 Q1 Q0 =11110123QQQQLD=001000010011011101000101101110101001100000000110十二进制计数器状态转换图（十二进制计数器状态转换图（跳过中间数预置任意数跳过中间数预置任意数）1100110111101111跳跃法（跳跃法（跳过中间数预置任意数）跳过中间数预置任意数）?若跳过的四个状态取0110、0111、1000、 1001，则Q3Q2Q1Q0=0101时， 即0123QQQQLD=Q3 Q2 Q1 Q0 =0101Q3 Q
9、2 Q1 Q0 =10100123QQQQLD=?解：当解：当74161计数到计数到Q3Q2Q1Q0=1001时，使时，使=0，为置数创造了条件。，为置数创造了条件。DL例：用例：用74161构成十进制计数器。构成十进制计数器。?当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端当下一个计数脉冲一到，各置数端数据立即送到输出端，预置数端D D3 3D D2 2D D1 1D D0 0=0000。=0000。CPCC013Dr01232CPCC013Dr01232CPCC013Dr01232?电路如图所示。在连续计数脉冲的作用下， 计数器由开始从电路如图所示。在连续计数脉冲的作用下， 计
10、数器由开始从0000、0001、1000、 1001循环计数循环计数8421码十进制计数器。码十进制计数器。Q3 Q2 Q1 Q0 =1001Q3 Q2 Q1 Q0 =00000123QQQQLD=例：用例：用74161构成十进制计数器。构成十进制计数器。反馈复位法反馈复位法反馈复位法也是用译码电路（门电路）来检测计数器的状态，当计数器到达被检测的状态时，译码电路输出低电平(或高电平)。把该信号反馈到MSI计数器的反馈复位法也是用译码电路（门电路）来检测计数器的状态，当计数器到达被检测的状态时，译码电路输出低电平(或高电平)。把该信号反馈到MSI计数器的清零端清零端(复位端、复0端)，使清零端
11、出现有效电平。(复位端、复0端)，使清零端出现有效电平。直接清零直接清零0010000100110111010001011011101010011000000001101100多余态无多余态无CPCP十二进制计数器状态转换图十二进制计数器状态转换图23QQCr=?使，当计到使，当计到Q3Q2Q1Q0=1100， 计数器， 计数器Q3Q2Q1Q0=0000。实现了十二进制计 数。实现了十二进制计 数。23QQCr=直接清零直接清零Q3 Q2 Q1 Q0 =110023QQCr=Q3 Q2 Q1 Q0 =0000同步清零法同步清零法74HC163具有同步清零功能。利用它的同步清零端同样可以实现任意
12、进制计算器。74HC163具有同步清零功能。利用它的同步清零端同样可以实现任意进制计算器。CR001000010011011101000101101110101001100000000110CP十二进制计数器状态转换图十二进制计数器状态转换图此时实现十二进制计数器，需要在时使有效，即，当下一个时钟脉冲到来时，将计数器复位为0状态，从而实现十二进制计数器。此时实现十二进制计数器，需要在时使有效，即，当下一个时钟脉冲到来时，将计数器复位为0状态，从而实现十二进制计数器。10110123=QQQQ013QQQCR =CR【例48】试用2片同步十进制加法计数器74HCl60接成一百进制计数器。解：本例
13、中要实现100进制计数器，将两片74HC160按并行进位方式或串行进位方式连接即得100进制计数器。图4-81所示电路是并行进位方式的接法：以个位的进位输出CO作为十位的使能控制端CT【例48】试用2片同步十进制加法计数器74HCl60接成一百进制计数器。解：本例中要实现100进制计数器，将两片74HC160按并行进位方式或串行进位方式连接即得100进制计数器。图4-81所示电路是并行进位方式的接法：以个位的进位输出CO作为十位的使能控制端CTPP和CT和CTTT输入，每当个位计数到9(1001)时CO变为1，下个CP信号到达时十位为计数工作状态，计数器加1，而个位计数到0(0000)时，它的
14、CO端回到低电平。个位的CT，和CT,恒为1，始终处于计数工作状态。输入，每当个位计数到9(1001)时CO变为1，下个CP信号到达时十位为计数工作状态，计数器加1，而个位计数到0(0000)时，它的CO端回到低电平。个位的CT，和CT,恒为1，始终处于计数工作状态。【例49】试用2片同步十进制加法计数器74H160实现六十进制计数器。解：74HCl60是同步十进制加法计数器，利用它实现六十进制计数器，需要2片分别作为个位和十位进行计数。个位完成十进制计数，不需要进行译码，只需将其进位输出信号取反连接十位计数器的时钟输入端，作为十位的时钟脉冲信号，十位计数器连成六进制计数器，需要对Q【例49】
15、试用2片同步十进制加法计数器74H160实现六十进制计数器。解：74HCl60是同步十进制加法计数器，利用它实现六十进制计数器，需要2片分别作为个位和十位进行计数。个位完成十进制计数，不需要进行译码，只需将其进位输出信号取反连接十位计数器的时钟输入端，作为十位的时钟脉冲信号，十位计数器连成六进制计数器，需要对Q33Q Q22Q Q11Q Q00=0101进行译码，即当计数器计到第59个时钟脉冲时，十位计数器的预置数端得到低电平，当第60个脉冲到来时，个位计数器复位，十位计数器将数据输入端的数据0000送入计数器，完成一个计数周期。电路如图482所示。此时，2片74HCl60电路是以串行方式级联的。=0101进行译码，即当计数器计到第59个时钟脉冲时，十位计数器的预置数端得到低电平，当第60个脉冲到来时，个位计数器复位，十位计数器将数据输入端的数据0000送入计数器，完成一个计数周期。电路如图482所示。此时，2片74HCl60电路是以串行方式级联的。
