哈工大《嵌入式系统设计》复习题参考答案

《哈工大《嵌入式系统设计》复习题参考答案》由会员分享，可在线阅读，更多相关《哈工大《嵌入式系统设计》复习题参考答案（9页珍藏版）》请在金锄头文库上搜索。

1、哈尔滨工业大学 自动化测试与控制系 自动化测试与控制研究所 敬告 1、 本参考答案适用于 2010 年秋季学期自动化测试与控制系嵌入式系统设计 。请使用前核对考试科目。 2、 本参考答案主要参考书目为嵌入式系统设计 （北京航空航天大学出版社美Frank Vahid 著，骆丽 译 ）、 Linux 设备驱动程序 （中国电力出版社 Jonathan Corbet 著，魏永明 译） 。请要求严格的同学提前准备相关资料。 3、 本参考答案置信概率在 7085%之间，请辩证接受，后果自负。 4、 复习题第 17 题，未能解出，万分遗憾，请见谅。 1. 何谓嵌入式系统？为何嵌入式系统难以定义？ 嵌入式系统

2、 IEEE 的定义为：嵌入式系统是“用于控制、监视或者辅助操作机器和设备的装置” （devices used to control, monitor, or assist the operation of equipment, machinery or plants） 。 嵌入式系统广泛接受的定义为：从技术角度而论，以应用为中心、以计算机技术为基础，软硬件可裁剪,应用系统对功能、可靠性、成本、体积、功耗和应用环境有特殊要求的专用计算机系统；从系统角度而论，嵌入式系统是设计完成复杂功能的硬件和软件，并使其紧密耦合在一起的计算机系统。 嵌入式系统难以定义的原因：广义上讲，凡是带有微处理器的专用软硬

3、件系统都可称为嵌入式系统。如各类单片机和 DSP 系统。这些系统在完成较为单一的专业功能时具有简洁高效的特点。但由于他们没有操作系统，管理系统硬件和软件的能力有限，在实现复杂多任务功能时，往往困难重重，甚至无法实现。从狭义上讲，我们更加强调那些使用嵌入式微处理器构成独立系统，具有自己操作系统，具有特定功能，用于特定场合的嵌入式系统。本课程中的嵌入式系统是指狭义上的嵌入式系统。 2. 试说明在哈佛结构中， 程序和数据存储器的存取可以怎样重叠。 冯诺依曼体系和哈佛体系的区别就是程序空间和数据空间是否是一体的。 早期的微处理器大多采用冯诺依曼结构， 典型代表是 Intel 公司的 X86 微处理器。

4、取指和取操作数都在同一总线上，通过分时服用的方式进行的。缺点是在高速运行时，不能达到同时取指令和取操作数，从而形成了传输过程的瓶颈。 哈佛总线技术应用是以 DSP 和 ARM 为代表的。采用哈佛总线体系结构的芯片内部程序空间和数据空间是分开的，这就允许同时取指和取操作数，从而大大提高了运算能力。 3. 简述在基于总线的 I/O 中， 微处理器与外部设备之间的两种通信方式以及两者之间的优缺点。 在基于总线的 I/O 中， 微处理器与外部设备之间的通信方式有存储器映射 IO 和标准 I/O 两种。 在存储器映射 I/O（memory-mapped I/O）方式下，外部设备占用现有地址空 间中的特定

5、地址。例如，某条总线有 16 位地址，其中，较低的 32K 地址空间与 存储器地址空间对应，而较高的 32K 地址空间可以与 I/O 地址空间对应。 在标准 I/O(standard I/O，也称为 I/O 映射 I/O)方式下，总线有另外一个引脚 （在此命名为 M/IO） ，表示是对存储器的存取还是对外部设备（如 I/O 设备）的 存取。例如，当 M/IO 为 0 时，地址总线上的地址对应于一个存储器地址；当 M/IO 为 1 时，地址总线上的地址对应于一个外部设备。 存储器映射 I/O 的优点是， 微处理器不需要专门用来与外部设备通信的指令， 微处理器中有关存储器的汇编语言指令同样也适用于

6、外部设备，如 MOV 和 ADD。例如，某微处理器有一条“ADD A,B”指令，能将地址 B 的数据和地址 A 的数据相加，并将结果存入地址 A 中，A 和 B 可能对应于存储器的位置或外部哈尔滨工业大学 自动化测试与控制系 自动化测试与控制研究所 设备中的寄存器。相反地，如果微处理器使用标准 I/O，则需要专门的指令来读 取或写入外部设备，这些指令通常称为 IN 和 OUT。因此如果要对对应于外部设 备的位置 A 和 B 做相同的加法运算，就需要使用下列指令： IN R0,A IN R0,B ADD R0 R1 OUT A,R0 标准 I/O 的有点包括不会牺牲寄存器的地址来作为 I/O 地

7、址，而且外部设备 的地址译码逻辑可能比较简单。如果知道系统中只有少数外部设备，则使用标准 I/O 可以简化地址译码逻辑，因为外部设备可以忽略高地址位。例如，某条总线 可能有 16 位的地址线，其所需的 I/O 地址绝不会超过 256 个，外部设备可以忽 略地址线的高 8 位而不会产生问题， 这样每个外部设备中的地址比较器可以较小 而且较快。注意，可以同时用标准 I/O 和存储器映射 I/O 来建立系统，因为在存 储器空间中的外部设备，其操作方式就像存储器一样。 4. 试述微处理器的指令执行的几个基本阶段。 微处理器的指令执行可认为由几个基本阶段组成： （1） 读取指令：从存储器中读取下一条指令

8、，并放入指令寄存器中。 （2） 指令译码：确定指令寄存器中的指令所表示的运算（如加、移位等） 。 （3） 读取操作数：将指令所需的操作数移入相应的寄存器中。 （4） 执行运算：将相应寄存器中的内容送到 ALU 中，再将结果返回到相应寄存器内。 （5） 存储结果：将寄存器内容写入存储器。 如果每个阶段需要一个时钟周期，则每个指令需要多个时钟周期才能完成。 5. 简述直接存储器存储（DMA）的基本原理。 1(a)：微处理器正在执行主 程序，准备配置DMA控制寄存 器。4：在执行完地址为100的指 令后，微处理器检查到Dreq 有效，交出系统总线，将 Dack引脚设置为有效，继续 执行，只有在需要系

9、统总线 才能继续执行时才暂停。3：DMA控制器将Dreq引脚设 置为有效，请求系统总线控 制权。5：（a）DMA控制器将ack引 脚设置为有效，(b)从地址为 0x8000的寄存器中读出数 据，(c)将数据写入存储器地 址0x0001中。7(a):微处理器将Dack引脚设 置为无效，重新取得系统总 线控制权。5：DMA控制器将Dreq和ack引 脚设置为无效，结束与P1的 握手。1(b):P1接收数据并放入地址 位0x8000的寄存器中。2：P1将req引脚设置为有 效，请求DMA控制器的服务。7(b):P1将req引脚设置为无 效。直接存储器存取（DMA，Direct Memory Acce

10、ss）的 I/O 方法消除了处理器的无效率现象。在 DMA 中，使用了一个独立的单用途处理器，成为 DMA 控制器，其任务就是在存储器和外部设备之间传输数据。 简单的说， 外部设备向 DMA 控制器请求服务， 接着 DMA 控制器向微处理器请求系统总线的控制权， 微处理器只需要把总线控制权让给 DMA 控制器即可，而不需要到 ISR 的跳转，因此消除了存储和恢复微处理器状态的额外负担。并且，微处理器在 DMA 控制器享有总线控制权时，可以继续执行一般程序，只要该设备不需要使用总线即可。如果该程序需要使用总线，则微处理器不得不等待 DMA 结束。 如果系统在微处理器和高速缓冲存储器之间另有一条独

11、立的总线，则在 DMA 传输过程中，系统可以执行，直接从高速缓冲存储器中取得所需指令和数据 6. 发明进程的根本动机为何？它与程序是什么关系？请予以论述。 并发进程模型允许用 2 个或 2 个以上并发执行的子任务来描述系统的功能，很多系统容易用一组并发执行的任务来描述，因为这些系统本身就是多任务系统。一般而言，并发进程模型对于描述那些本身就是多子任务的系统很有用，也就是说，这些系统的功能最适合用一些同时执行的子任务来描述。 哈尔滨工业大学 自动化测试与控制系 自动化测试与控制研究所 要将系统描述为一组并发执行的任务，可以使用表达并发进程模型的语言来描述，然后根据这个描述生成实现。实现是系统功能

12、在硬件处理器上的一种映射，其中系统功能用一个或多个计算模型来表达，并用一种或多种语言来编写。程序语言的选择与实现无关，使用某种语言可能是因为这种语言能表达用于描述系统的计算模型，选择某种实现则可能是因为这种实现能满足功率、时序、性能和成本等系统要求。一旦得到最后的实现，设计者就可以执行该系统，观察其行为，测量其所关注的设计指标，并决定该实现是否可行，最后的实现也可以作为最终产品大批量生产时的蓝图或雏形。 发明进程的原因是，有些系统的行为实际上是由多个独立的自行为构成的。而要用时序模型把这几个部分描述为单个时序程序会相当困难。在此，使用多个时序程序分别描述多个部分，表明其可以并发执行。但不想要多

13、个完全独立的程序。因为多个程序实际上要进行通信。并发进程模型可以达到这个目标，在这个模型中，进程就是多个时序程序中的一个程序。进程的传统定义是一个执行单位，一个进程与模型中的其他进程并发执行，通常被看作是一个无穷循环，不断地执行其时序语句。 7. 简述 NOR 技术和 NAND 技术闪存的特点。 NOR 和 NAND 是现在市场上两种主要的非易失闪存技术。 NOR 技术 Flash Memory 具有以下特点：NOR 技术闪速存储器是最早出现的Flash Memory，目前仍是多数供应商支持的产品，它源于传统的 EPROM 器件。与其它 Flash Memory 技术相比，具有可靠性高、随机读

14、取速度快的优势，但擦除和写的速度较 NAND Flash 慢。在擦除和编程操作较少而直接执行代码（XIP , eXecute In Place ）的场合，尤其是代码（指令）存储的应用中广泛使用。由于 NOR 技术 Flash Memory 的擦除和编程速度较慢，而块尺寸又较大，因此擦除和编程操作所花费的时间很长，在纯数据存储和文件存储的应用中，NOR 技术显得力不从心。 NAND 技术 Flash Memory 具有以下特点：以页为单位进行读和编程操作，1 页为 512 或 2k 字节；以块为单位进行擦除操作，1 块为 4K、8K 或 16K 字节。具有快编程和快擦除的功能，其块擦除时间是 2

15、ms；而 NOR 技术的块擦除时间达到几百ms 以上。数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程。芯片尺寸小，引脚少，是位成本(bit cost)最低的固态存储器，突破了每兆字节 1 元的价格限制。芯片包含有失效块，其数目最大可达到 335 块（取决于存储器密度） 。失效块不会影响有效块的性能，但设计者需要将失效块在地址映射表中屏蔽起来。NAND 存储器常用于电子硬盘或其它块设备的制造 8. 说明嵌入式系统中 Bootloader 的基本原理。 Bootloader 是在操作系统运行之前执行的一段小程序。对于嵌入式系统，Bootloader 是基于特定硬件平台来实

16、现的。Bootloader 通常是分级的，级内也可再细分为不同阶段。以提供更为复杂的功能，更好的可移植性。 Bootloader 两种工作模式：启动加载（Bootloading）模式，Bootloader 从目标机上某个固态存储设备上将操作系统加载到 RAM 中运行，没有用户干预，正常工作模式；下载（Downloading）模式，通过串口或网口从主机下载文件，如内核映像和根文件系统映像，下载的文件先被 Bootloader 保存到目标机的 RAM 中，然后再被Bootloader 写到目标机上的 Flash，是第一次安装内核或更新时使用的模式。 Bootloader 空间分布：同时装有 Bootloader、启动参数、内核映像和根文件系统映像的固态存储设备的典型空间分配结构图如下。 AT91RM9200 芯片内部 ROM 集成一个 Bootloader 及一个引导 Uploader 以保证正确的信息下载。通过设置 BMS 引脚，确定系统复位后从内部 ROM 启动还是从外部存储器启动。BMS 置位则从内部 ROM 启动。 从内部 ROM 启动：复