K主存与存储体系

《K主存与存储体系》由会员分享，可在线阅读，更多相关《K主存与存储体系（106页珍藏版）》请在金锄头文库上搜索。

1、第3章 主存储器与存储体系1第3章 主存储器与存储体系3.1 存储器基本概念 3.2 半导体存储器芯片的结构及工作原理 3.3 半导体存储器的组成与控制 3.4 Cache存储器 3.5 虚拟存储器 第3章 主存储器与存储体系23.1 存储器基本概念3.1.1 存储器的分类 3.1.2 主存储器的主要技术指标 3.1.3 主存储器中数据的存放 3.1.4 主存储器的基本操作 3.1.5 存储系统的层次结构第3章 主存储器与存储体系33.1.1 存储器的分类1）按在计算机系统中的作用分类主存储器辅助存储器高速缓冲存储器 2） 按存储介质分类磁存储器光盘存储器半导体存储器第3章 主存储器与存储体系

2、43）按存取方式分类随机存取存储器（RAM）顺序存取存储器（SAM）直接存取存储器（DAM） 4）按信息的可保存性分类易失性存储器非易失性存储器 5）按读写功能分类读写存储器只读存储器第3章 主存储器与存储体系53.1.2 主存储器的主要技术指标1）存储容量 2）存取速度存取时间（访问时间或读/写时间） 从启动一次存储器操作到完成该操作所经历的 时间。存取周期（读写周期/主存周期） 连续启动两次独立的存储器操作（如连续两次 读操作）所需的最小时间间隔。存储器带宽 单位时间里存储器所存取的信息量。Bm= n/tm第3章 主存储器与存储体系63）功耗反映存储器的耗电量，也相应地反映了发热程 度。

3、4）可靠性通常以平均无故障时间来衡量；两次故障之间的平均时间间隔。第3章 主存储器与存储体系73.1.3 主存储器中数据的存放n若按字节编址，包含多字节的机器字在存储 器中存放的问题 1）大端存放和小端存放多字节的机器字在存储器中存放的次序有两 种：大端存放和小端存放大端存放：高字节存放在低地址中，字地址 等于最高字节地址小端存放：低字节存放在低地址中，字地址 等于最低字节地址第3章 主存储器与存储体系8例如：字数据78569A4DH的大端和小端存放 第3章 主存储器与存储体系92）对准边界 为便于支持对字节、半字、字、双字等运算， 一般要求按字节编址的计算机多字节数据存放 时对准边界。对准边

4、界64位双字地址的最低三位二进制位应是00032位字地址的最低两位二进制位应是0016位半字地址的最低一位二进制位应是0第3章 主存储器与存储体系10例如：数据存放对准边界对准边界造成一部分存储空间的浪费D31D24D23D16D15D8D7D078H 56H 9AH 4DH2000H00H FFH2004H12H 45H 87H 90H2008H第3章 主存储器与存储体系11例如：数据存放不对准边界不对边界，需要用二个存储器周期读出32位数据。D31D24D23D16D15D8D7D078H 56H 9AH 4DH2000H87H 90H 00H FFH2004H12H 45H 2008H第

5、3章 主存储器与存储体系123.1.4 主存储器的基本操作1）主存储器和CPU的连接第3章 主存储器与存储体系132）读信息字过程 （1）地址AR AB （2）Read （3）Wait for Ready （4）(AR) DBDR 3）写信息字过程 （1）地址AR AB （2）数据DR DB （3）Write （4） Wait for Ready第3章 主存储器与存储体系144）CPU与主存速度匹配的两种方式同步存储器存取 CPU与主存采用统一时钟，无需Ready 。异步存储器存取 CPU与主存间无统一时钟，存储器用Ready 通知CPU是否准备好。第3章 主存储器与存储体系153.1.5 存

6、储系统的层次结构n为了解决存储容量、存取速度、价格之间的矛 盾，组成多级存储体系，即由多种性能不同、 价格不同、存储技术不同的存储器，按层次结 构合理地、有机地组织成一个整体。使整个存 储系统的性能价格比得到优化。n三级存储体系结构分为：“高速缓存主存”、 “主存辅存”两个层次。第3章 主存储器与存储体系161）Cache-主存层次 在CPU与主存之间加入一级与CPU速度处于同一 数量级的Cache，以提高存储系统的整体速度。 2）主存辅存层次 编程不必考虑存储器分配工作，也无需考虑主存 空间大小，即面向用户的存储器是一个虚拟存储 器。n合理地组织存储体系后，从整体看，CPU能以 接近Cach

7、e的速度访问存储器，而总存储容量相 当于联机外存的总容量。第3章 主存储器与存储体系173.2 半导体存储器芯片的结构及工作原理n按读写功能可分为两类：随机存取存储器(RAM) 和只读存储器(ROM)n随机存取存储器(RAM)在程序的执行过程中能随机读出信息，又能 随机写入信息是一种易失性的存储器n只读存储器(ROM)在程序的执行过程中只能随机读出信息，不 能写入信息的存储器是一种非易失性的存储器第3章 主存储器与存储体系183.2.1 半导体随机存取存储器RAMnRAM按工作方式可分为静态RAM(SRAM)动态RAM(DRAMnSRAM在不断电的条件下能够保持所存信息， 无需刷新，且为非破坏

8、性读出。nDRAM在不断电的条件下不能够保持所存信息 ，需要定时刷新，且为破坏性读出。 第3章 主存储器与存储体系191）RAM的基本结构n由存储体、地址译码驱动器、双向三态缓冲器和读写 控制逻辑组成。第3章 主存储器与存储体系20（1）存储体存储体是存储信息的实体。一个基本存储电 路(或存储元件)只能存储1位信息0或1，把大 量的基本存储电路以矩阵的形式排列组成的 存储体称为存储矩阵。第3章 主存储器与存储体系21（2）片内地址译码器地址译码器是用来接受CPU送至地址总线上 的地址信息，产生地址译码信号，选中存储 矩阵中某一单元，以便在读/写信号的配合下 实现对选中单元的读写操作。片内地址译

9、码方式有二种：单译码方式和双 译码方式。第3章 主存储器与存储体系22（3）双向三态缓冲器及读/写控制逻辑双向三态缓冲器：用作输入/输出控制电路 ，以便RAM的数据输入/输出端能方便地挂 接到数据总线上读/写控制逻辑：接受来自CPU或外部电路 的控制信号，经组合变换后，对存储体、 地址译码器及双向三态缓冲器进行控制。第3章 主存储器与存储体系23（1）SRAM基本存储电路6个MOS管组成的RS触发器2）静态RAM（SRAM）保持写入读出 第3章 主存储器与存储体系24第3章 主存储器与存储体系25（2）SRAM芯片的结构示例4K1位SRAM的结构框图第3章 主存储器与存储体系263）动态RAM

10、（DRAM）（1）DRAM基本存储电路动态RAM是以MOS管栅极电容是否充有电 荷来存储信息的。DRAM集成度较SRAM高，功耗、成本、速度 较SRAM低。保持写入读出 第3章 主存储器与存储体系27注意：由于电容的泄漏，信息不可能长期保存，需 要定期对Cs刷新。破坏性读出。读出时，需要立即进行重写。读出信息需要经鉴别能力强的放大器放大后 送到DB，CPU才能正确读取。第3章 主存储器与存储体系28（2）DRAM芯片的结构示例行地址选通信号列 地 址 选 通 信 号16K1位DRAM框图第3章 主存储器与存储体系29地址线分时引入芯片。当某一行被选中时，该行所有基本存储电路 的内容都被选通读出

11、到列放大器鉴别和重写 。RAS#兼作片选信号，在整个读、写周期均 处于有效状态。行地址也用作刷新地址，刷新时地址计数， 实现一行一行的刷新。第3章 主存储器与存储体系30（3）DRAM的发展 增强型 DRAM（EDRAM） cache DRAM （CDRAM） EDO DRAM (Extended Data Out DRAM） SDRAM (Synchronous DRAM） Rambus DRAM（RDRAM） 集成随机存储器（IRAM）第3章 主存储器与存储体系313.2.2 半导体只读存储器ROMn按信息写入的方式不同可分为：掩膜ROM可编程ROM（PROM）可擦除可编程ROM紫外光擦除

12、的EPROM电子擦除的EEPROM快速擦写存储器(Flash Memory)第3章 主存储器与存储体系321）ROM的基本结构ROM由地址译码器、输出缓冲器和存储体 组成。 第3章 主存储器与存储体系33采用掩膜工艺，将固定的程序代码直接注入 ROM芯片内，用户不能修改其内容。掩膜ROM大量生产时，成本很低。2）掩膜ROM第3章 主存储器与存储体系343）PROM生产时，写入全“1”(或全“0”)信息。用户根 据需要以编程方式写入自己的程序代码。用户一次编程写入代码后，不能再对写入 的内容进行修改擦除，即PROM为一次可 编程只读存储器。第3章 主存储器与存储体系354）可擦除可编程ROM （

13、1）紫外光可擦除的ROM （EPROM）用户利用编程器写入信息，信息可长期保持。EPROM的擦除为整片擦除。 EPROM的基本存储电路当EPROM导通，则读出“0”信息；当EPROM截止，则读出“1”信息。全“1”是EPROM的初始状态。第3章 主存储器与存储体系36EPROM芯片的结构示例一片2K8位EPROM芯片的结构框图 第3章 主存储器与存储体系37（2）EEPROM电擦除只读存储器可以字节为单位进行内容改写，而且无论 是字节还是整片改写，均可在应用系统中 在线进行。擦除操作一般是在写入过程中自动完成， 但擦除、改写时间较读取时间长，且写入 次数有限制，约为几百次到几万次。第3章 主存

14、储器与存储体系385）快速擦写存储器 （Flash Memory）Flash Memory既可在不加电情况下长期保存信 息，又能在线进行快速擦除与重写，兼有 RAM和ROM的优点。Flash Memory的擦除为块擦除。按擦除和使用方式，Flash Memory主要有三类 ：整体擦除Flash Memory对称型块结构Flash Memory带自举块Flash Memory。 第3章 主存储器与存储体系393.3 半导体存储器的组成与控制n如何用存储芯片组成一个实际的主存储器? 需要考虑三个问题： 选片问题 存储容量的扩展问题 存储控制问题3.3.1 主存储器扩展 3.3.2 主存储器与CPU

15、的连接 3.3.3 动态存储器的控制第3章 主存储器与存储体系403.3.1 主存储器扩展n位扩展：在单元中位数上的扩展n字扩展：在地址单元数量上的扩展n字位同时扩展第3章 主存储器与存储体系411）位扩展n位扩展可采用各芯片并联的方法。1K41K4D0D3D0D3第3章 主存储器与存储体系422）字扩展n例如：用4片2K8位的芯片组成8K8的存储 器，如何保证当CPU发出地址信号时，同时只 有一片被选中，即地址如何分配，片选信号如 何产生? n产生片选有三种方法线选法全译码法部分译码法第3章 主存储器与存储体系43（1）线选法第3章 主存储器与存储体系44各芯片间地址不连续。有相当数量的地址不能使用，否则造成片选混 乱。若高位地址没有使用，将造成地址重叠区。n线选法影响地址区的有效使用，限制了芯片的 进一步扩充。第3章 主存储器与存储体系45（2）全译码1第3章 主存储器与存储体系46每块芯片的地址范围是唯一的，无地址重叠区 。各芯片间的地址是连续的，寻址空间得到充分 利用。多余的译码输出线