《IBIS模型与Spice模型》由会员分享，可在线阅读，更多相关《IBIS模型与Spice模型（3页珍藏版）》请在金锄头文库上搜索。
1、1、IBIS 模型 随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中， 不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行为。 为了在 PCB 进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能 描述器件 I/O 特性的模型。这样，Intel 最初提出了 IBIS 的概念，IBIS 就是 I/O BufferInformation Specification 的缩写。 为了制定统一的 IBIS 格式，EDA 公司、IC 供应商和最终用户成立了一个 IBIS 格式制定委 员会，IBIS 公开论坛也随之诞生。在 1993 年，格
2、式制定委员会推出了 IBIS 的第一个标准 Version 1.0，以后不断对其进行修订，现在的版本是 1999 年公布的 Version 3.2， 这一 标准已经得到了 EIA 的认可，被定义为 ANSI/EIA-656-A 标准。每一个新的版本都会加入一 些新的内容，但这些新内容都只是一个 IBIS 模型文件中的可选项目而不是必须项目，这就 保证了 IBIS 模型的向后兼容性能。 现在，已经有几十个 EDA 公司成为 IBIS 公开论坛的成员，支持 IBIS 的 EDA 公司提供不同 器件的 IBIS 模型以及软件仿真工具。有越来越多的半导体厂商开始提供自己产品的 IBIS 模型。 2、I
3、BIS 与 SPICE 的比较 SPICE 作为一种通用的电路模拟语言，最早由加州大学伯克利分校发明 SPICE 模型目前有 两个主要的版本：HSPICE 和 PSPICE，HSPICE 主要应用于集成电路设计，而 PSPICE 主要应 用于 PCB 板和系统级的设计。 采用 SPICE 模型在 PCB 板级进行 SI 分析时，需要集成电路设计者和制造商提供能详细准确 的描述集成电路 I/O 单元子电路的 SPICE 模型和半导体特性的制造参数。由于这些资料通 常都属于设计者和制造商的知识产权和机密，所以只有较少的半导体制造商会在提供芯片 产品的同时提供相应的 SPICE 模型。SPICE 模
4、型的分析精度主要取决于模型参数的来源(即 数据的精确性)，以及模型方程式的适用范围。而模型方程式与各种不同的数字仿真器相结 合时也可能会影响分析的精度。有的半导体生产者在向外界提供 SPICE 模型时，常常会对 一些涉及到知识产权的部分进行清理 ，这样也会导致仿真结果的不准确。 IBIS 模型不对电路的具体结构进行描述，而只是采用 I/V 和 V/t 表的形式来描述数字集成 电路 I/O 单元和引脚的特性。半导体厂商很容易在不透露自己的知识产权的同时为客户提 供这种模型。 IBIS 模型的分析精度主要取决于 I/V 和 V/T 表的数据点数和数据的精确度。由于基于 IBIS 模型的 PCB 板
5、级仿真采用查表计算，因而计算量较小，通常只有相应的 SPICE 模型的 1/10 到 1/100。用它进行仿真的速度要比用 SPICE 模型快很多。随着电路板的设计越来越复杂， 使用 SPICE 模型仿真会花去很长的时间，而使用 IBIS 模型使得对整个电路板上的系统进行 仿真成为可能。虽然 IBIS 模型没有 SPECE 模型那么精确，但对于系统级分析而言已经是完 全足够了。 使用 IBIS 模型的另外一个优点就是，很多的 IBIS 模型都是由实际的器件得到，这样，一 旦有了完全的 IBIS 数据，那么仿真得到的数据就与实际的器件有了直接的关系。 总之，由于 IBIS 模型的方便，快捷，以及
6、具有必要的精确度，越来越多的半导体厂商都愿 意向客户免费提供自己产品的 IBIS 模型。由于目前还没有一种统一的模型来完成所有的 PCB 板级信号完整性分析，因此在高速 数字 PCB 板设计中，需要混合各种模型来最大程度地建立关键信号和敏感信号的传输模型。对于分立的无源器件，可以寻求厂家提供的 SPICE 模型，或者通过实验测量直接建立并使 用简化的 SPICE 模型。对于关键的数字集成电路，则必须寻求厂家提供的 IBIS 模型。目前大多数集成电路设计和制造商都能够通过 web 网站或其它方式在提供芯片的同时提供所需 的 IBIS 模型。对于非关键的集成电路，若无法得到厂家的 IBIS 模型，
7、还可以依据芯片引 脚的功能选用相似的或缺省的 IBIS 模型。当然，也可以通过实验测量来建立简化的 IBIS 模型。对于 PCB 板上的传输线，在进行信号完整性预分析及解空间分析时可采用简化的传 输线 SPICE 模型，而在布线后的分析中则需要依据实际的版图设计使用完整的传输线 SPICE 模型。 什么是 IBIS 模型 IBIS(Input/Output Buffer Information Specification)模型是一种基于 V/I 曲线的对 I/O BUFFER 快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，它提 供一种标准的文件格式来记录如驱动源输出阻抗、上升
8、/下降时间及输入负载等参数，非常 适合做振荡和串扰等高频效应的计算与仿真。 IBIS 规范最初由一个被称为 IBIS 开放论坛的工业组织编写，这个组织是由一些 EDA 厂商、 计算机制造商、半导体厂商和大学组成的。IBIS 的版本发布情况为：1993 年 4 月第一次推 出 Version1.0 版，同年 6 月经修改后发布了 Version1.1 版，1994 年 6 月在 San Diego 通 过了 Version2.0 版，同年 12 月升级为 Version2.1 版，1995 年 12 月其 Version2.1 版 成为 ANSI/EIA-656 标准，1997 年 6 月发布了
9、 Version3.0 版，同年 9 月被接纳为 IEC 62012-1 标准，1998 年升级为 Version3.1 版，1999 年 1 月推出了当前最新的版本 Version3.2 版。 IBIS 本身只是一种文件格式，它说明在一标准的 IBIS 文件中如何记录一个芯片的驱动器 和接收器的不同参数，但并不说明这些被记录的参数如何使用，这些参数需要由使用 IBIS 模型的仿真工具来读取。欲使用 IBIS 进行实际的仿真，需要先完成以下四件工作： (1)获取有关芯片驱动器和接收器的原始信息源； (2)获取一种将原始数据转换为 IBIS 格式的方法； (3)提供用于仿真的可被计算机识别的布局
10、布线信息； (4)提供一种能够读取 IBIS 和布局布线格式并能够进行分析计算的软件工具。 IBIS 是一种简单直观的文件格式，很适合用于类似于 Spice(但不是 Spice，因为 IBIS 文 件格式不能直接被 Spice 工具读取)的电路仿真工具。它提供驱动器和接收器的行为描述， 但不泄漏电路内部构造的知识产权细节。换句话说，销售商可以用 IBIS 模型来说明它们最 新的门级设计工作，而不会给其竞争对手透露过多的产品信息。并且，因为 IBIS 是一个简 单的模型，当做简单的带负载仿真时，比相应的全 Spice 三极管级模型仿真要节省 1015 倍的计算量。 IBIS 提供两条完整的 VI
11、 曲线分别代表驱动器为高电平和低电平状态，以及在确定的转 换速度下状态转换的曲线。VI 曲线的作用在于为 IBIS 提供保护二极管、TTL 图腾柱驱动 源和射极跟随输出等非线性效应的建模能力。 IBIS 模型的优点 由上可知，IBIS 模型的优点可以概括为： 1、在 I/O 非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与 ESD 结构； 2、提供比结构化的方法更快的仿真速度； 3、可用于系统板级或多板信号完整性分析仿真。可用 IBIS 模型分析的信号完整性问题包 括：串扰、反射、振荡、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。IBIS 尤 其能够对高速振荡和串扰进行准确精细的
12、仿真，它可用于检测最坏情况的上升时间条件下 的信号行为及一些用物理测试无法解决的情况； 4、模型可以免费从半导体厂商处获取，用户无需对模型付额外开销； 5、兼容工业界广泛的仿真平台。SPICE 仿真的备选方法是 I/O 缓冲器信息指标(IBIS)。 起初，Intel 开发 IBIS 是用来让用 户访问精确的 IO 缓冲器模型，而无需冒泄露知识产权的危险。IBIS 指标现在由 EIA/IBIS 开放论坛维护，拥有很多来自于 IC 和 EDA 供应商的会员。 IBIS 模型的核由一个包含电流、电压和时序方面信息的列表组成。 这对于 IC 供应商而言， 极具吸引力，因为 IO 内部电路被视为黑盒。
13、未推出电路和工艺方面的晶体管级信息。 IBIS 模型的仿真速度比 SPICE 的快很多，而精度只是稍有下降。 非会聚是 SPICE 模型和 仿真器的一个问题，而在 IBIS 仿真中消除了这个问题。 实际上，所有的 EDA 供应商现在 都支持 IBIS 模型，并且它们都很简便易用。 大多数器件的 IBIS 模型均可从互联网上免费 获得。 可以在同一个板上仿真几个不同厂商推出的器件。 IBIS 模型的缺点 当然，IBIS 不是完美的，它也存在以下缺点： 1、多芯片厂商缺乏对 IBIS 模型的支持。而缺乏 IBIS 模型，IBIS 工具就无法工作。虽然 IBIS 文件可以手工创建或通过 Spice
14、模型自动转换，但是如果无法从厂家得到最小上升时 间参数，任何转换工具都无能为力； 2、IBIS 不能理想地处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的 电路； 3、IBIS 缺乏对地弹噪声的建模能力。IBIS 模型 2.1 版包含了描述不同管脚组合的互感， 从这里可以提取一些非常有用的地弹信息。它不工作的原因在于建模方式，当输出由高电 平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。 什么是 SPICE 模型 SPICE(Simulation Program with Integrated Circuit Emphasis)。随着 I/O 开关频率的 增加和电压电平的降
15、低，I/O 的准确模拟仿真成了现代高速数字系统设计中一个很重要的 部分。通过精确仿真 I/O 缓冲器、终端和电路板迹线，您可以极大地缩短新设计的面市时 间。通过在设计之初识别与问题相关的信号完整性，可以减少板固定点的数量。 传统意义上，SPICE 分析用在需要高准确度的 IC 设计之类的领域中。然而，在 PCB 和系统 范围内，对于用户和器件供应商而言，SPICE 方法有几个缺点。 由于 SPICE 仿真在晶体管水平上模拟电路，所以它们包含电路和工艺参数方面的详细信息。 大多数 IC 供应商认为这类信息是专有的，而拒绝将他们的模型公诸于众。 虽然 SPICE 仿真很精确，但是仿真速度对于瞬态仿真分析(常用在评估信号完整性性能时) 而言特别慢。 并且，不是所有的 SPICE 仿真器都是完全兼容的。 默认的仿真器选项可能 随 SPICE 仿真器的不同而不同。 因为某些功能很强大的选项可以控制精度、会聚和算法类 型，所以任何不一致的选项都可能导致不同仿真器的仿真结果的相关性很差。 最后，因为 SPICE 存在变体，所以通常仿真器之间的模型并不总是兼容的；它们必须为特定的仿真器 进行筛选。
