微机原理与接口技术 串行接口

上传人:xzh****18 文档编号:45054606 上传时间:2018-06-15 格式:PDF 页数:59 大小:310.63KB
返回 下载 相关 举报
微机原理与接口技术 串行接口_第1页
第1页 / 共59页
微机原理与接口技术 串行接口_第2页
第2页 / 共59页
微机原理与接口技术 串行接口_第3页
第3页 / 共59页
微机原理与接口技术 串行接口_第4页
第4页 / 共59页
微机原理与接口技术 串行接口_第5页
第5页 / 共59页
点击查看更多>>
资源描述

《微机原理与接口技术 串行接口》由会员分享,可在线阅读,更多相关《微机原理与接口技术 串行接口(59页珍藏版)》请在金锄头文库上搜索。

1、1第7章 串行通信和串行接口第7章 串行通信和串行接口7.1 串行通信基本概念串行通信基本概念7.2 串行接口标准串行接口标准 7.3 可编程串行接口可编程串行接口8251A27.1 串行通信基本概念串行通信基本概念7.1.1 并行通信和串行通信比较并行通信和串行通信比较 7.1.2 全双工和半双工全双工和半双工 7.1.3 同步与异步方式同步与异步方式 7.1.4 传输率传输率 7.1.5 信号调制与解调信号调制与解调37.1.1 并行通信与串行通信比较并行通信与串行通信比较?并行通信:并行通信:8位或位或16位数据通过多条数据线同时传送位数据通过多条数据线同时传送?串行通信:数据通过一条数

2、据线,一位一位地传输, 通常是先传数据的低位,再传高位,每串行通信:数据通过一条数据线,一位一位地传输, 通常是先传数据的低位,再传高位,每1位数据都占据 一个固定的时间长度 。位数据都占据 一个固定的时间长度 。计算机计算机计算机或外设计算机或外设并行通信并行通信计算机计算机计算机或外设计算机或外设串行通信串行通信4串行通信并行通信通信距离远距离(几米到几千公里)近距离(串行通信并行通信通信距离远距离(几米到几千公里)近距离(=15m),),电话 网电话 网DTEDCE计算机 或终端计算机 或终端MODEM 或其它或其它DCEPG TxD RxD RTS CTS DSR CD DTR RI

3、SG1 2 3 4 5 6 8 20 22 7DTEDCE计算机 或终端计算机 或终端MODEM 或其它或其它DCEPG TxD RxD RTS CTS DSR CD DTR RI SG1 2 3 4 5 6 8 20 22 723?用于短距离通信(用于短距离通信(15m)需要状态信号线需要状态信号线DTE计算机 或终端计算机 或终端PG TxD RxD RTS CTS DSRDTRSG两两DTE之间直接相连之间直接相连DTE计算机 或终端计算机 或终端PG TxD RxD RTS CTS DSRDTRSG1 2 3 4 5 62071 2 3 4 5 6207DTE计算机 或终端计算机 或终

4、端PG TxD RxD RTS CTS CDDTRSG两两DTE之间直接相连之间直接相连DTE计算机 或终端计算机 或终端PG TxD RxD RTS CTS CDDTRSG1 2 3 4 5 62071 2 3 4 5 6207DSRDSR24不需要状态信号线不需要状态信号线DTE计算机 或终端计算机 或终端TxD RxDSG两两DTE之间直接相连(无状态线)之间直接相连(无状态线)DTE计算机 或终端计算机 或终端TxD RxDSG2 372 37253. 电气特性3. 电气特性?有效电平有效电平: 数据线TxD和RxD上,逻辑: 数据线TxD和RxD上,逻辑“1 1”为-3V-15V,

5、逻辑为-3V-15V, 逻辑“0 0”为+3V+15V(负逻辑)。控制线RTS,CTS,DSR, DTR及CD上,信号有效电平为+3+15V.为+3V+15V(负逻辑)。控制线RTS,CTS,DSR, DTR及CD上,信号有效电平为+3+15V.?电平转换电平转换: RS-232C采用EIA电平,与TTL电平不同,因而 在TTL与EIA电平之间需要用接口电路进行转换,转换后 的EIA电平通过DB-25型连接器(或DB-9型连接器)与外 界相连。: RS-232C采用EIA电平,与TTL电平不同,因而 在TTL与EIA电平之间需要用接口电路进行转换,转换后 的EIA电平通过DB-25型连接器(或

6、DB-9型连接器)与外 界相连。接 口接 口RS-232C (EIA电 平)电 平)TTL输出输出TTL输入输入MC1489MC1488DB-25 (或或DB-9)26DB-25型连接器型连接器DB-9型连接器型连接器CD 1TXD 3DTR 4GND 57 RTS6 DSRRXD 29 RI8 CTS277.2.2 RS-449与RS-423/422/485接口RS-449与RS-423/422/485接口?RS-232缺点:无缺点:无MODEM时最大传输距离为时最大传输距离为 15m(短),最高速率不超过(短),最高速率不超过20Kb/s (低),信号之间容易串扰,只能实现点到点 之间的串

7、行通信。工业应用时受到限制。(低),信号之间容易串扰,只能实现点到点 之间的串行通信。工业应用时受到限制。?改进:改进:RS-449、RS-423、RS-422、RS- 485对对RS-232上述缺点分别进行了改进。上述缺点分别进行了改进。287.2.3 几种标准的比较7.2.3 几种标准的比较说明:说明: “单端发单端发/收收”:通过:通过1根数据线进行发送根数据线进行发送/接收,利用其相对于公共地的 电平来决定逻辑电平,抗干扰差。接收,利用其相对于公共地的 电平来决定逻辑电平,抗干扰差。 “双端发双端发/收收”:通过:通过2根数据线进行发送根数据线进行发送/接收,利用两根线之间的电位 差值

8、来决定其逻辑电平,抗干扰强。接收,利用两根线之间的电位 差值来决定其逻辑电平,抗干扰强。特性参数特性参数RS-232CRS-423RS-422ARS-485工作模式单端发 单端收单端发 双端收双端发 双端收双端发 双端收工作模式单端发 单端收单端发 双端收双端发 双端收双端发 双端收在传输线路上允许的驱 动器和接收器数目在传输线路上允许的驱 动器和接收器数目1个驱动器个驱动器 1个接收器个接收器1个驱动器个驱动器 10个接收器个接收器1个驱动器个驱动器 10个接收器个接收器32个驱动器个驱动器 32个接收器个接收器最大电缆长度最大电缆长度15m1200m (1Kb/s)1200m (20Kb/

9、s)1200m (100Kb/s)最大数据传输率最大数据传输率20Kb/s100Kb/s10Mb/s (12m)10MKb/s (12m)29应用实例:应用实例:DTEDTE300m串行通信串行通信可采用可采用RS-422串口进行通信可采用串口进行通信可采用RS-485串口进行通信串口进行通信通信主机通信主机分机分机1分机分机2分机分机n操作显示机操作显示机最多可达最多可达63个接点个接点307.3 8251A可编程串行接口可编程串行接口7.3.1 8251A主要功能和内部结构主要功能和内部结构7.3.2 8251A对外信号以及连接关系对外信号以及连接关系7.3.3 8251A编程命令编程命令

10、7.3.4 8251A初始化编程流程初始化编程流程7.3.5 8251A应用举例应用举例317.3.1 8251A主要功能和内部结构主要功能和内部结构1. 主要功能:主要功能:8251A为串行接口芯片,可用于同步和异步传送。为串行接口芯片,可用于同步和异步传送。同步传送:同步传送:5 8bit/字符,内部或外部同步,可自动 插入同步字符。字符,内部或外部同步,可自动 插入同步字符。异步传送:异步传送:5 8bit/字符,时钟频率为通信波特率的字符,时钟频率为通信波特率的 1,16或或64倍。波特率:倍。波特率: 0 19.2Kb/s(异步),(异步), 0 64Kb/s(同步)(同步)可产生终

11、止字符(可产生终止字符(1,1.5或或2位停止位),可检查假启 动位,自动检测和处理终止字符。位停止位),可检查假启 动位,自动检测和处理终止字符。有双缓冲发送和接收器,可工作于单工,半有双缓冲发送和接收器,可工作于单工,半/全双工。全双工。具有奇偶、溢出和帧错误等检测电路。具有奇偶、溢出和帧错误等检测电路。与与Intel8080,8085,8086及及8088CPU兼容。兼容。322. 8251A内部结构内部结构?8251A由由7个模块组成,分别为:个模块组成,分别为:接收缓冲器接收缓冲器接收控制电路接收控制电路发送缓冲器发送缓冲器发送控制电路发送控制电路数据总线缓冲器数据总线缓冲器读读/写

12、控制逻辑电路写控制逻辑电路调制调制/解调控制电路解调控制电路33图图7-6 8251A的内部工作原理的内部工作原理数据总线 缓冲器数据总线 缓冲器D7D8串并 转 换串并 转 换接 收 缓冲器接 收 缓冲器RXDRESETCLK读写 控制逻辑 电路读写 控制逻辑 电路CD RD WRCS调制调制/解调 控制电路解调 控制电路DSR DTR CTS RTS内部总线内部总线发 送 缓冲器发 送 缓冲器并串 转 换并串 转 换TXD接收控制电路接收控制电路RXRDY RXCSYNDET发送控制电路发送控制电路 TXCTXEMPTXRDY34?接收缓冲器对外的引腿为接收缓冲器对外的引腿为RXD。它的功

13、能就是 从。它的功能就是 从RXD引腿上接收串行数据,并控制相应的格 式将串行数据转换成并行数据。引腿上接收串行数据,并控制相应的格 式将串行数据转换成并行数据。?接收控制电路是配合接收缓冲器工作的,它管 理有关接收的所有功能,即:接收控制电路是配合接收缓冲器工作的,它管 理有关接收的所有功能,即:在异步方式下,先检测输入信号中的有效在异步方式下,先检测输入信号中的有效“1 1”,一旦 检测到,就接着寻找有效的低电平来确定启动位;,一旦 检测到,就接着寻找有效的低电平来确定启动位;消除假启动干扰;消除假启动干扰;对接收到的信息进行奇偶校验,并根据校验结构建 立相应的状态位;对接收到的信息进行奇

14、偶校验,并根据校验结构建 立相应的状态位;检测停止位,并按照检测结果,建立状态位检测停止位,并按照检测结果,建立状态位35?发送缓冲器把来自发送缓冲器把来自CPU的并行数据加上相应的 控制信息,转换成串行数据从的并行数据加上相应的 控制信息,转换成串行数据从TXD引腿发出去。引腿发出去。?发送控制电路和发送缓冲器配合工作,它控制 和管理所有与串行发送有关的功能。即:发送控制电路和发送缓冲器配合工作,它控制 和管理所有与串行发送有关的功能。即:在异步方式下,为数据加上起始位、校验位和停止 位;在异步方式下,为数据加上起始位、校验位和停止 位;在同步方式下,插入同步字符,在数据中插入校验位在同步方

15、式下,插入同步字符,在数据中插入校验位?数据总线缓冲器用来把数据总线缓冲器用来把8251A和系统数据总线 相连。和系统数据总线 相连。36?读读/写控制逻辑电路用来配合数据总线缓冲器工作, 即:写控制逻辑电路用来配合数据总线缓冲器工作, 即:写信号,将来自写信号,将来自CPU的数据和控制字写入的数据和控制字写入8251A;读信号,将数据或状态字从读信号,将数据或状态字从8251A送往数据总线;送往数据总线;C/D信号,将此信号和读信号,将此信号和读/写信号合起来通知写信号合起来通知8251A,当 前读,当 前读/写的是数据还是控制字、状态字;写的是数据还是控制字、状态字;时钟信号时钟信号CLK

16、,完成,完成8251A的内部定时;的内部定时;复位信号复位信号RESET,使,使8251A处于空闲状态。处于空闲状态。?调制解调控制电路用来简化调制解调控制电路用来简化8251A和调制解调器的 连接,提供了一组通用的控制信号,使得和调制解调器的 连接,提供了一组通用的控制信号,使得8251A可 以直接和调制解调器连接。可 以直接和调制解调器连接。377.3.2 8251A对外信号以及连接关系对外信号以及连接关系1. 8251A和和CPU之间的连接信号之间的连接信号片选信号片选信号数据信号数据信号D7D0读读/写控制信号写控制信号DC/ WR RD、CS具体操作具体操作001CPU从从8251A输入数据输入数据010CPU向向8251A输出数据 (偶地址)输出数据 (偶地址)101CPU读取读取8251A的状态的状态110CPU往往8251A写入控制命令(奇地址)写入控制命令(奇

展开阅读全文
相关资源
相关搜索

当前位置:首页 > IT计算机/网络 > 计算机原理

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号