《《EDA技术与VHDL》 选择题》由会员分享，可在线阅读，更多相关《《EDA技术与VHDL》 选择题（21页珍藏版）》请在金锄头文库上搜索。
1、一、一、VHDL 基本结构基本结构1. 一个项目的输入输出端口是定义在 A. 实体中 B. 结构体中 C. 任何位置 D. 进程中 2. 描述项目逻辑功能的是 A. 实体 B. 结构体 C. 配置 D. 进程 3. 关键字 ARCHITECTURE 定义的是 A. 结构体 B. 进程 C. 实体 D. 配置 4.VHDL 语言共支持四种常用库，其中哪种库是用户的 VHDL 设计现行工作库： A.IEEE 库B.VITAL 库 C.STD 库D.WORK 工作库5. VHDL 语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两 部分，结构体描述是 A器件外部特性； B器件的内部
2、功能； C器件的综合约束； D器件外部特性与内部功能。6. 在 VHDL 中，库可以包含一个或多个 A. 程序包B. 结构体 C. 输入 D. 输出7. 一个能为 VHDL 综合器接受，并能作为一个独立的设计单元的完整的 VHDL 程序成为 A 设计输入 B. 设计输出 C. 设计实体 D. 设计结构 8. Q 为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是： A. Q：IN BIT；B. Q：OUT BIT； C. Q：INOUT BIT；D. Q：BUFFER BIT；9.VHDL 语言程序结构的特点是把一个设计实体分成 A.外部和内部 B.实体和实体说明 C.结构体和结构体说
3、明 D.图形部分和文本部分10. VHDL 设计文件的实体说明部分描述的是 A.电路系统的内部结构 B.电路系统的逻辑功能 C.电路系统的主要参数 D.电路系统的外部端口11.VHDL 语言程序结构中必不可少的部分是： A.库B.程序包C.配置D.实体和结构体12. 下列选项中，哪些项在 VHDL 程序设计文件中属于可选部分 A.库和实体 B.实体和结构体 C.结构体和配置 D. 库、程序包和配置13. 关于 VHDL 中实体说明的格式，以下叙述不正确的是 A.实体说明以“ENTITY 实体名 IS”开头，以“END 实体名”结束 B.实体说明中包含类属表和端口说明两部分 C.端口说明中只需要
4、规定端口的模式即可 D.实体名一定要与设计文件同名14. 在 VHDL 的实体说明中，端口名表的作用是 A.列出所有输入端口的名称 B.列出所有输出端口的名称 C.说明实体输入、输出端口的信号类型及端口模式 D.只定义输入、输出端口的数目15. 在 VHDL 中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共 享，可以把它们汇集在 中。 A.设计实体 B.配置 C.结构体 D.库和程序包16.在包含多个结构体的 VHDL 程序中，必须使用 来选择用于综合和仿真的结构体。A.If 语句 B.Case 语句 C.Configuration 语句 D.While 语句17.在 VHDL
5、 的端口声明语句中，用 声明端口为双向方向 A.IN B.OUT C.INOUT D.BUFFER18. 类属说明的正确格式是： A.GENERIC(delay:TIME=20us); B.GENERIC(delay:TIME:=20us); C.GENERIC(delay TIME=20us); D.GENERIC(delay=TIME:=20us);19. VHDL 的设计实体可以被高层次的系统 ，成为系统的一部分 A.输入 B.输出 C.仿真 D.调用20.VHDL 常用的库是( )标准库 A.IEEE B.STD C.WORK D.PACKAGE21.VHDL 的实体声明部分用来指定设
6、计单元的 A.输入端口 B.输出端口 C.引脚 D.以上均可22.以下关于 VHDL 中的程序包，说法错误的是 A.程序包可定义一些子程序、常量和用户数据类型，供多个设计实体共享 B.用户只能使用 VHDL 预定义的标准程序包，不能由用户自己定义程序包 C.程序包由程序包声明单元和程序包体单元两部分构成 D.在实体中引用一个程序包的格式为：Use 库名程序包名项目名；23.在 VHDL 中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享， 可以把它们汇集在 中。 A.设计实体 B.程序库 C.结构体 D.程序包24.如果信号 a 定义为标准逻辑矢量，要使 a0, 4=0, OT
7、HERS=1); QE (2), 4=E (3), 5=1, 7=E (5), OTHERS=E (4); A “11011011” B. “00110100” C. “11011001” D. “00101100” 10. 逻辑操作符 XNOR 表示 逻辑。 A. 异或B. 或非C.与非D. 同或11. 在 VHDL 中，不需要进行说明而可直接使用的数据类型是 A.标准定义的数据类型 B.用户自定义的数据类型 C.IEEE 预定义标准数据类型 D.以上均不可以12. 在 VHDL 中，45_234_287 属于( )数据类型 A.整数型 B.比特型 C.实数 D.字符型13. 在 VHDL
8、中，加“”和减“一”算术运算的操作数据是 数据类型。 A.整型 B.实型 C.整型或实型 D.任意类型14. 如果语句 c”不是操作符号，它只相当与 作用。 A. IFB. THENC. ANDD. OR12.在 VHDL 的顺序语句中中，下面的哪个语句具有优先级。 A. IFB. CASEC. FOR_LOOPD.WHILE_LOOP13.下列关于 CASE 语句的说法不正确的是 。 A. 条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。 B. CASE 语句中必须要有 WHEN OTHERS=NULL；语句。 C. CASE 语句中的选择值只能出现一次，且不允许有相同的选择值的
9、条件语句出现 。 D. CASE 语句执行必须选中，且只能选中所列条件语句中的一条。14.在 VHDL 的 FOR_LOOP 语句中的循环变量是一个临时变量，属于 LOOP 语句的局部；变 量， 事先声明。 A.必须 B.不必 C.其类型要 D.其属性要15.在 VHDL 中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为几次。 A. 8B. 7C. 0D.116. 过程调用前需要将过程的过程首和过程体装入 中。 A.源程序 B.结构体 C.程序包 D.设计实体17. 使用下面哪个语句可以使 FOR_LOOP 语句跳到循环的起点。 A. next B. exit C. bre
10、ak D. continue18. 使用下面哪个语句可以使 FOR_LOOP 语句跳到循环的终点。 A. next B. exit C. break D. continue19. 下面有关 while_loop 语句说法正确的是 A. while_loop 循环次数已知； B. 一般综合工具都支持 while_loop 语句； C. 循环变量不需要事先定义； D. 以上说法都不正确。（五）并行语句（五）并行语句1. 在 VHDL 中，PROCESS 结构内部是由 语句组成的。 A. 顺序B. 顺序和并行C. 并行D.任何2. 在 VHDL 中，PROCESS 本身是 语句。 A. 顺序B.顺序
11、和并行C.并行D.任何3. 在元件例化语句中，用哪个符号实现名称映射，将例化元件端口声明语句中的信号 与 PORT MAP（）中的信号名关联起来。 A. =B. :=C. 4. 在 VHDL 中，含 WAIT 语句的进程 PROCESS 的括弧中 再加敏感信号，否则则是 非法的。 A. 可以B.不能C. 必须D. 有时可以5. 以下对于进程 PROCESS 的说法，正确的是： A. 进程之间可以通过变量进行通信 B. 进程内部由一组并行语句来描述进程功能 C. 进程语句本身是并行语句 D. 一个进程可以同时描述多个时钟信号的同步时序逻辑6. 进程中的信号赋值语句，其信号更新是 。A.按顺序完成
12、；B.比变量更快完成； C.在进程的最后完成； D.以上都不对。7. 下面有关进程中敏感信号的说法正确的是 A. 全部敏感信号的变化，才将启动进程。 B. 同步进程的敏感信号表中只有时钟信号。 C. 异步进程敏感信号表中除时钟信号外，还有其它信号。 D. 如果有 WAIT 语句，则不允许有敏感信号表。8. 在下面程序结构 中执行的语句是并行语句: A.进程 B.函数 C.过程 D.结构体9. 在 VHDL 中，条件信号赋值语句 WHEN_ELSE 属于 语句。 A 并行和顺序 B. 顺序 C. 并行 D. 不存在的 10.下面有关块语句的说法不正确的是 A. 块语句本身是并行语句，并且块内部所
13、包含的语句也是并行语句。 B. 块语句的使用不影响逻辑功能。 C. 块嵌套时，子块声明与父块声明的对象同名时，父块声明将忽略掉子块声明。 D. 块语句将一系列并行描述语句进行组合，目的是改善并行语句及其结构的可读性。11. 进程内不能定义: A.常量 B.变量 C.信号 D.子程序12. 下列哪种语句不属于并列语句 A.块语句 B.进程语句 C.结构体配置语句 D.子程序调用语句13. VHDL 中对象属性的引用格式为（ ） 。 A.对象：属性 B.对象19. 在使用元件例化语句时，如采用的是位置关联的方式，则例化的端口表达式（信号） 与元件声明语句中的端口。 A.名称必须一致，顺序可以不一致
14、； B.名称可以不一致，顺序必须一致； C.名称必须一致，顺序也必须一致； D.名称可以不一致，顺序也可以不一致。20. 进程语句中敏感信号列表的作用是 A.说明进程运行的结果 B.决定进程运行的先后顺序 C.决定进程语句的启动与否 D.实现进程语句的独立性21. 元件例化语句的作用是 A.描述元件模块的算法 B.改善并行语句及其结构的可读性 C.产生一个与某元件完全相同的一组并行元件 D.在高层次设计中引用前面已经设计好的元件或电路模块22. 关于元件例化语句的元件声明的作用，以下说法中正确的是 A.说明所引用元件的逻辑功能 B.说明所引用元件的端口信息 C.说明所引用元件的个数 D.说明所
15、引用元件的存储位置23. 下列语句中，不属于并行语句的是： A.进程语句B.CASE 语句 C.元件例化语句D.WHENELSE语句24. 进程语句中敏感信号列表的作用是 A.说明进程运行的结果 B.决定进程运行的先后顺序 C.决定进程语句的启动与否 D.实现进程语句的独立性25. 在 VHDL 语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正 确的是 A.PROCESS 为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一 次进程启动。 B.敏感信号参数表中，应列出进程中使用的所有输入信号； C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成； D.当前进程中声明的变量也可用于其他进程。26. 下面
