《计算机课件 第二章 IO端口地址译码技术习 题》由会员分享，可在线阅读，更多相关《计算机课件 第二章 IO端口地址译码技术习 题（23页珍藏版）》请在金锄头文库上搜索。
1、第二章 I/O端口地址译码技术 习 题 答 案1.已知并行接口芯片8255A有4个端口，片 选信号 CS 为低电平有效。试设计一个 译码电路，使该芯片的4个端口地址为 2F0H2F3H。200207h 20820Fh 210217h 21821Fh 220227h 22822Fh 230237h 23824Fh74LS138 3-8译码器A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5Y6 G2B Y7 0 0 0 1 0&A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOWPC总线&端口译码电路2.读图计算译码地址3.设计一个译码电路，要求产生 2A8H2AF
2、H共8个端口地址的选通信 号解：由于要产生8个端口的地址信号，因此适合选用3-8 译码器74LS138。对应的地址关系为4.设计端口地址为218H的译码电路分析CPU执行IN/OUT指令时，发出端口的地址信号MOV DX, 218HIN AL, DX 或 OUT DX, AL对应218H端口的地址信号为（取A9A0）：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信号)1 0 0 0 0 1 1 0 0 0 B2 1 8 H只要满足此地址取值的译码电路均可译码电路部分满足： 只当地址信号A9 A0为： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0
3、0 0 1 1 0 0 0 即218H时，输出0，使I/O接口的CS有效 否则输出1使I/O接口的CS无效PC总线数 据 线 DBRD WRCS端口 译码 电路0A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口D0D7D0D71 0 0 0 0 1 1 0 0 0 0&方法一、用门电路实现PC总线数 据 线 DBRD WRCS端 口 译码电路0A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AENIOR IOWI/O接口D0D7D0D71 0 0 0 0 1 1 0 0 0 0&注意译码电路中： 由于高位地址线A15A10 未参与译码,
4、 即: 地址A15A0为： 10 0001 1000 均能输出0, 所以该电路使： 一个端口对应多个地址共26=64个218，618, A18，E18 等等方法一、用门电路实现PC总线74LS30为 8 输入与非门74LS20为 4 输入与非门74LS32为 2 输入或门当地址信号为： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即地址为 218H 或门74LS32输出0， 使I/O接口的CS有效。I/O接口RD WRCSD0D7数 据 线 DB端口译码电路0A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IOR IOW AE
5、N +5VD0D71 0 0 0 0 1 1 0 0 0 0&10074LS3074LS2074LS32采用实际芯片当端口地址信号为：A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 1 1 0 0 0 即 218H时,Y0输出0，使I/O接口的CS有效74LS138 3-8译码器218 HA Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5Y6 G2B Y7 0 0 0 0 1 1 0 0 0 0 1 0 0&A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9IOR IOWPC总线CSI/O接口D0D7&RD WR数 据 线 DBD0D7
6、端口译码电路方法二、用译码器、门电路组合实现1根据电路先确定与使能控制连接的信号：G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3G2A=0 1 0 0 0 0 1 1G2B=0 IOW 或 IOR为02再分析与选择控制C、B、A 相连的各引脚3最后综合所有地址信号的取值，得出结论 外部连线可变，而74LS138芯片的工作原理不变 。分析方法74LS138 3-8译码器218 HA Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5Y6 G2B Y7 0 0 0 1 0&A3 A4 A5 +5V A6 A7 A8 A9 AEN IOR IOWPC总线&端口译码电路5.
7、分析上图74LS138各输出端的译码地址分析结果：6.某接口电路如下，需设计其译码电路。8255译码 电路A2A9A0A1AEN/CS/IOW/IOR300H303HA9A7A8.A4A3 A2Y+1 1 00 00 07.求74LS138的地址范围？ G1=A4+A5 A8+A7 A3+AEN G2A=A9 G2B=A6 C=A2 B=A1 A=A0 A9 A8 A7 A6 A5 A4 A3 (A2 A1 A0 ) AEN1 0 0 1 0 0 0 X X X 0 故：译码器的地址范围为240-247H8.有一个2732EPROM（4KX8）芯片的译码 电路如下图所示,试求: 1)计算273
8、2芯片的存储容量； 2) 给出2732芯片的地址范围； 3) 是否存在地址重叠区? 4KB 08000H-09FFFH 存在重叠区 08000H-08FFFH09000H-09FFFH 218H74LS138 3-8译码器A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5Y6 G2B Y7 0 1 1 0 0 0 0 1 0 0&端 口 译码电路A0 A1 A2 AEN A3 A4 A5 A6 A7 A8 A9IOR IOWPC总线1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 1 1 0 0 0 0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0思考1： Y2 Y7 译出的端口地址各是多少？219H 21AH 21BH 21CH 21DH 21EH 21FH74LS138 3-8译码器A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5Y6 G2B Y7 0 1 1 0 0 0 0 1 0 0&端 口 译码电路A2 A1 A0 AEN A3 A4 A5 A6 A7 A8 A9IOR IOWPC总线思考2： 将A0与A2位置互换，Y0 Y7 译出的地址各是多少？
