《微机接口第三章8086微处理技术2》由会员分享，可在线阅读，更多相关《微机接口第三章8086微处理技术2（78页珍藏版）》请在金锄头文库上搜索。
1、陈俊周微机原理与接口技术第二章、8086微处理技术2第2章 80x86微处理器2.1 8086编程结构 2.2 8086工作模式和引脚功能 2.3 8086的操作和时序 2.4 8086的存储器及I/O组织32.3 8086的操作和时序2.3.1 8086CPU总线周期 2.3.2系统的复位和启动 2.3.3 最小模式下总线读操作 2.3.4 最小模式下总线写操作 2.3.5 中断操作42.3.1 8086CPU总线周期时钟周期（Clock Cycle）：概念：计算机在时钟脉冲CLK的控制下，一个节拍一 个节拍的工作。将每相邻两个时钟脉冲上升沿之间的 时间间隔称为T状态，也称为时钟周期。计算：
2、时钟周期=1/时钟频率 时钟频率主频如：PC/XT中时钟频率为4.77MHz,求其时钟周期？ 时钟周期 =1/4.77*106 = 210*10-9 s =210ns 说明：1秒(s)=103毫秒(ms)=106微秒(s) =109纳秒(ns)T5总线周期（Bus Cycle）：概念：CPU从存储器或I/O端口，存取一个字节所要花费的时间称为一个总线周期。计算：一个总线周期通常包含几个时钟周期。如 8086/8088中每个总线周期通常包含4个时钟周期（称 为T1、T2、T3、T4。根据存储器或I/O端口速度，可在 T3、T4之间插入若干个等待状态TW）。6指令周期（Instruction Cy
3、cle）概念：执行一条指令所需要的时间称为指令周期说明：由于每条指令不等长，因此不同指令的指令周期也不等长。 但它们仍然是由以下一些基本的总线周期组成的：（1）存储器读或写；（2）I/O的读或写；（3）中断响应一条指令的指令周期包含一个或多个总线周期。每条指令都有固定时序。72.3.2系统的复位和启动8086/8088的复位和启动操作是 通过RESET引腿上的触发信号 来执行的。 初次加电引起的复位（启动），要 求维持不小于50s的高电平；运行 中的复位，要求RESET信号起码维 持4个时钟周期的高电平，只要RESET信号停留在高电平状态， CPU就维持在复位状态。在复位状态 ，CPU各内部寄
4、存器都被设为初值。标志寄存器 清零 指令指针（IP） 0000HCS寄存器 FFFFHDS寄存器 0000HES寄存器 0000HSS寄存器 0000H指令队列 空其他寄存器 0000H88086/8088复位后的状态重新启动时，8086从内存0FFFF0H处开始执行指令。 因此，一般在0FFFF0H处存放一条无条件转移指令， 转移到系统程序的入口处。 所有三态输出总线变为高阻状态，这些三态总线包括 ：AD15AD0, A19/S6A16/S3, BHE/S7, S2(M/IO), S1(DT/R), S0(DEN), LOCK(WR), RD, INTA等。ALE, HLDA, QS0, Q
5、S1等信号降为低电平，RQ/GT0, RQ/GT1等信号上升为高电平。8086/8088复位时序9图2-10 8086的复位时序内部 RESETRESET 输入CLK三态门 输出信号浮空不作用状态102.3.3 最小模式下总线读操作从存储器或I/O端口读取数据的时序: （1）T1状态首先要用信号 指出CPU是从内存还是I/O端口读，该信号在T1状态有效（见），并一直保持到整个总线周期的结束即T4状态。20位地址信号通过多路复用总线输出，高4位通过A19/S6A16/S3送出，低16位由AD15AD0送出（见）M/IO11如果读奇地址，则 信号也在T1状态送出（见），表示高8位数据总线上的信息可
6、以使用，该信号常 作为奇地址存储体的体选信号，偶地址存储体的体选 信号为最低位地址A0。ALE输出正脉冲作为地址锁存信号（见）。在ALE的 下降沿之前，地址信号均已有效。利用ALE的下降沿 将地址锁存到锁存器8282（或74LS373）中。当系统中接有数据总线收发器时，数据传输方向的控 制信号 输出低电平，表示本总线周期为读周期 。（见） BHEDT/R12（2）T2状态在T2状态，地址信号消失（见），AD15AD0进入 高阻状态，以便为读入数据作准备；而A19/S6A16/S3 上输出状态信息S7S3（见、）。 读信号输出，送到系统中所有的存储器和I/O接口 芯片，只有被地址信号选中的存储单
7、元或I/O端口，才会被信号从中读出数据，而将数据送到系统的数据 总线上（见） 。 信号在T2状态变为低电平（见），从而使系统中总线收发器，获得数据允许信号。RDDEN13（3）T3状态内存单元或者I/O端口将数据送到数据总线上，CPU 通过AD15AD0准备接收数据（见11）。（4）TW状态 CPU在T3状态的前沿（时钟下降沿）对READY信号 进行采样。如果采样到READY信号为低电平，则在 T3和T4之间插入1个等待状态TW。在每个TW的前沿处 对READY信号继续采样，直到接收到高电平的 READY信号后，进入T4状态。 （5）T4状态在T4状态和前一个状态交界的下降沿处，CPU对数据
8、总线进行采样，从而获得数据（见12） 。14图2-11 8086 读周期时序T1T2T3T4TW(1n)CLKAD15AD0ALE高为读内存 低为读 I/O M/IORDDT/RDENA19/S6 A16/S311数 据 输 入地址输出地址输出BHE/S7状态输出 BHE输出1215例： CPU 执行指令MOV AX, 100H 取操作数时序 过程 （1）T1周期： ：输出高电平指明源数据取自存储器A0A19： 提供DS:100H 生成20 位存储器地址， 其中A0 提供偶存储体的选择信号 ：提供奇存储体的选择信号ALE ：输出高电平为外部地址锁存器8282 提供 A0A19 及BHE 的锁存
9、信号 ： 输出低电平以使数据收发器数据传送方 向为由外部数据线到CPUBHEM/IODT/R16（2）T2周期A0A15: 高阻状态，准备接收数据 S3S6： 复用A16A19 提供CPU 内部状态 ：输出低电平，发出读数据控制信号 ：输出低电平，使数据收发器8286输出端输出 数据，总线的数据到达CPU 数据引脚 （3）T3周期 READY：由存储器或外设决定其状态，如果READY =低电平，CPU 将插入等待周期直到READY = 高电 平 D0D15：有效数据到达CPU引脚 （4）T4周期CPU 读取D0D15 引脚数据，并送入AX中。撤消 、 等信号，地址数据线变为高阻状态。RDDEN
10、RDDEN17图 最小工作模式读操作，各信 号对应动作STB地址锁存器 8282 （三片）5VBHEREADY RESET8284A收发器 8286OE (二片) T (可选)CLK RESET READY MN/MX ALE BHE A19A16AD15AD08086DEN DT/RM/IO WR RD INTR INTA存储器I/O端口控制总线数据总线 D15D8数据总线 D7D0地址总线 A19A0A15A0A19A0182.3.4 最小模式下总线写操作向存储器或I/O端口写入数据的时序: （1）T1状态首先要用信号 指出CPU是写内存还是写I/O端 口，该信号在T1状态有效（见），并一
11、直保持 到整个总线周期的结束即T4状态。20位地址信号通过多路复用总线输出，高4位通过A19/S6A16/S3送出，低16位由AD15AD0送出（见）19如果写奇地址，则 信号也在T1状态送出（见），表示高8位数据总线上的信息可以使用，该信号常作 为奇地址存储体的体选信号，偶地址存储体的体选信 号为最低位地址A0。 ALE 输出正脉冲作为地址锁存信号（见）。在ALE 的下降沿之前，地址信号均已有效。利用ALE的下降沿 将地址锁存到锁存器8282（或74LS373）中。当系统中接有数据总线收发器时，数据传输方向的控 制信号 输出高电平，表示本总线周期为写周期 。（见） 20（2）T2状态在T2状
12、态，地址信号消失，CPU立即往AD15AD0发 出数据（见），数据信息会一直保持到T4状态的中 间 ；而A19/S6A16/S3上输出状态信息S7S3（见 、）。 写信号输出，送到系统中所有的存储器和I/O接 口芯片，只有被地址信号选中的存储单元或I/O端口 ，才会被写入数据（见） 。 信号在T2状态变为低电平（见），从而使系 统中总线收发器，获得数据允许信号。21（3）T3状态CPU继续提供状态信息和数据，并且继续维持 、 及 、 信号为有效电平。 （4）TW状态CPU在T3状态的前沿对READY信号进行采样。如果 READY信号为低电平，则在T3和T4之间插入1个等待 状态TW，数据总线上
13、仍保持要写入的数据。在每个 TW的前沿对READY信号继续采样，直到接收到高电 平的READY信号后，进入T4状态。 （5）T4状态CPU认为存储器或I/O端口已经完成数据的写入，数 据从数据总线上撤除，各控制信号线和状态信号线进 入无效状态，总线收发器不再工作。22图2-12 8086 写周期 时序T1T2T3T4TWCLK地址输出 数 据 输 出 AD15AD0ALE高为写内存 低为写 I/O M/IOWRDT/RDENA19/S6A16/S3地址输出状态输出 BHE/S7BHE输出232.3.5 中断操作1. 概念当系统运行或者程序运行期间，在遇到某些紧急事件 时，需要计算机暂停正在执行
14、的程序，自动转去执行 处理紧急事件的子程序，当紧急事件处理完毕后，恢 复原来的状态，再继续执行原来的程序。这种对紧急 事件的处理模式，称为中断。中断源和中断类型号：引起中断的事件称为中断源。 中断源一般有多个（IBM-PC可有256个），为区分各 个中断源，给每个中断源一个二进制编号，该编号称 为该中断源的中断类型号。中断处理程序：处理紧急事件的子程序。242. 中断向量CPU接收到某个中断时，要自动转到相应的中断处理 程序中执行，必须要知道该中断源对应的中断处理程 序在内存中的位置（该中断处理程序事先必须编制好 ），势必要查找该中断源对应的中断向量。中断向量：中断处理程序在内存中的入口地址。
15、每个 中断向量占4个字节（前2个字节存放偏移量，后2个 字节存放段地址），一般存放在存储器的低地址区（ 0段03FFH内存区）。中断向量入口地址与中断类型号之间的关系：中断向量入口地址4中断类型号中断向量表：把各个中断所对应的中断向量按照一定 顺序排列成一个地址表，称为中断向量表；这些地址 指明了各个中断处理子程序在内存中的位置。258086中断向量表位于内存0段的0 3FFH，最多可容纳 256个中断向量。04：为专用中断指 针，用户不能对其修 改。531：为保留中断指 针，这是Intel公司保 留的中断指针，用户 不应使用。32255：为用户使用 的中断指针，它可由 用户指定。003FFH003FCH00080H0007CH00014H00012H0000CH00008H00004H00000H用户可用 中断向量 (224个）16 位段地址 偏移量255号向量32号向量31号向量5
