《单片机原理教案第8章 并行IO接口扩展及其应用》由会员分享，可在线阅读，更多相关《单片机原理教案第8章 并行IO接口扩展及其应用（22页珍藏版）》请在金锄头文库上搜索。
1、第8章 并行I/O接口扩展及其应 用 v8.1 概述v8.2 准双向并行I/O的使用v8.3 并行I/O的扩展v8.4 存储器的扩展8.1 概述MCS51单片机有4个I/O口（P0、P1、P2、P3），共32个引 脚。对于单片机应用设计人员而言，仅需要了解P0、P1、P2、 P3的外部特性即可。现将P0、P1、P2、P3的外部特性归纳如下 。 P0口外特性：P0具有三个功能，一是访问外部存储设备时 作为低8位地址线，二是作为8位数据线，即P0口作为低八位地 址/数据分时复用口,三是作为准双向I/O接口。P0口作为准双向 I/O使用时，必须外接上拉电阻，P0作为输出口使用时可驱动8 个LS型TT
2、L负载 。 P1口结构：P1只有一种功能, 即准双向I/O接口 P2口结构：P2具有二个功能，一是作为高八位地址线, 二 是作为准双向I/O接口。 P3口结构：P3除作为准双向I/O接口，还拥有第二功能， 大多数情况下优先考虑P3口作为第二功能使用。P1、P2、P3作 为输出口使用时可驱动4个LS型TTL负载8.2 准双向并行I/O的使用MCS51四个并行I/O端口具有输入和输出两种 功能，共有三种操作方式：输出数据方式、读端口数 据方式和读端口引脚方式 8.2.1 准双向并行I/O口的输出 功能 并行I/O口的输出方式是指并行I/O作为输出引脚使用， CPU通过一条数据操作指令实现将输出数据
3、送到端口引脚线。 准双向并行I/O口的输出功能与通用I/O口使用方法相同，即用户 可以通过编程改变I/O口的输出电平变化。因此凡是端口操作指 令都能实现改变端口引脚线上电平状态。例如如下指令均可实 现在并行I/O输出数据。 MOV P0，#data ORL P1，A ANL P2，#data XRL P3，#data对并行I/O的控制除了采用上述字节操作指令外，还可以 采用位操作指令，如 SETB P1.0 CLR P2.0 MOV P1.1,C例8.1： 电路如图8.1所示，要求将P1口的8个发光二极管轮流被 点亮 图8.1 例8.1电路原理图例8.1源程序： ORG 0000HLJMP M
4、AINORG 0030HMAIN:MOV A,#0FEHLOOP:MOV P1,ALCALL DELAY1SRL ALJMP LOOP DELAY1S: MOV R2, #0FFHDEL4:MOV R3, #0FFHDEL5:DJNZ R3, DEL5DJNZ R2, DEL4RET8.2.2 准双向并行I/O口的输入功 能通用并行I/O口的输入功能是指用户可以通过编程 将并行I/O口的外部电平变化读入CPU中并存储。准双向 并行I/O口的输入功能与通用并行I/O口的输入功能略有不 同，准双向并行I/O口的输入功能有两个操作方式：读端 口数据方式和读端口引脚方式。读端口数据方式读端口数据方式是
5、一种仅对端口锁存器（即特殊功能 寄存器P0P3）中数据进行读入的操作方式，CPU读入的这 个数据并非端口引脚线上输入的数据，因此CPU只要用一条 传送指令就可以把端口锁存器中数据读入累加器A中或内部 RAM中来，例如如下指令均可在实现读端口数据的功能。 MOV A, P0 ORL A, P1 ANL A, P2 XRL A, P3 MOV C, P1.0 在上述指令中，源操作数为相应的并行I/O，对于MOV指令， 目的操作数可以为寄存器、累加器，寄存器间接寻址，直接 寻址。对于ORL、ANL、XRL指令目的操作数只能为累加器 。同样可以采用位操作指令实现读端口数据操作。读引脚方式读引脚方式是指
6、CPU从端口引脚线上读入引脚电平信息 ，并将读入信息存储到内部RAM单元中。用户在读引脚时必须 连续使用两条指令，例如读P1口引脚信息的程序为： MOV P1，0FFH MOV A, P1若只需要读P1口低四位引脚信息的程序为： MOV P1，0FH MOV A, P1从读端口数据方式和读端口引脚方式介绍可以看出，读 端口数据方式仅对端口锁存器上的数据操作，此时程序中的 P0P3作为特殊功能寄存器来使用。这种操作方式很少被使用。 读端口引脚方式是将并行I/O口作为输入口，如将端口外接键 盘或其他输入设备，CPU将外部输入设备的状态读入片内RAM 单元中。例8.2 单片机接口电路如图8.2所示，
7、要求编程实现当开关K0 K3为低电平时，对应的D0D3点亮图8.2 例8.2电路原理图例8.2 源程序MAIN: MOV A,#0FH ORL P1,A MOV A,P1 SWAP A MOV P1,A LJMP MAIN若想实现对四个并行I/O口（P0P3）的 任意一个引脚的读端口引脚操作，都必须对该 端口对应引脚的锁存器置位。并行I/O口的输 入功能的特点正是由于并行I/O口为准双向IO 口造成的。但是对用户而言，通用并行I/O口 和准双向并行I/O口作为输出使用是没有区别 的，作为输入使用仅需要多增加一条指令（即 端口锁存器赋值语句） 总 结8.3 并行I/O的扩展MCS-51单片机I/
8、O接口扩展方法通常采用下面三种方法： 利用缓冲器或锁存器实现I/O接口扩展，通常选用74系 列的138、244、245、373、377等常用芯片实现I/O扩展。 利用可编程芯片8255、8155等，利用程序对芯片进行 设置，软硬件结合实现对I/O接口的扩展。 串行扩展方法，利用MCS-51单片机串行口同步移位寄 存器工作方式进行I/O接口扩展。8.3.1 利用74LS377、74LS373扩 展8位并行I/O接口图8-3 74LS377、74LS373芯片引脚图 51单片机和74LS377、74LS373 常用接口电路图8-4 51单片机和74LS377、74LS373常用接口电路8.3.2
9、利用74LS244扩展8位并行 I/O接口图8-5 74LS244芯片引脚图 51单片机和74LS244常用接口电 路图8-6 51单片机和74LS244常用接口电路8.4 存储器的扩展8.4.1 数据存储芯片RAM介绍8.4.2 6264芯片的读写操 作时序8.4.3 对片外RAM的读写 操作时序8.4.4 6264和51单片机的 接口设计8.4.1 数据存储芯片RAM介绍在MCS-51单片机应用系统中，最常用的RAM芯片有 6264。6264是8K字节的静态随机存储器芯片，采用CMOS工艺 制造，为28脚的双列直插式封装，其引脚图如图8-7所示 图8-7 6264芯片引脚图 8.4.2 6264芯片的读写操作时序图8-9 6264芯片的读写操作时序 8.4.3 对片外RAM的读写操作 时序图8-10 对片外RAM的读写操作时序8.4.4 6264和51单片机的接口 设计图8-11 6264和51单片机的接口电路
